SPI通信

SPI特性
SPI总线包括4条逻辑线，定义如下：

MISO：Master input slave output 主机输入，从机输出（数据来自从机）；
MOSI：Master output slave input 主机输出，从机输入（数据来自主机）；
SCLK ：Serial Clock 串行时钟信号，由主机产生发送给从机；
SS：Slave Select 片选信号，由主机发送，以控制与哪个从机通信，通常是低电平有效信号。

时钟极性 CKP/Clock Polarity
除了配置串行时钟速率（频率）外，SPI主设备还需要配置时钟极性。

根据硬件制造商的命名规则不同，时钟极性通常写为CKP或CPOL。时钟极性和相位共同决定读取数据的方式，比如信号上升沿读取数据还是信号下降沿读取数据；

CKP可以配置为1或0。这意味着您可以根据需要将时钟的 默认状态（IDLE）设置为高或低。 极性反转可以通过简单的逻辑逆变器实现。您必须参考设备的数据手册才能正确设置CKP和CKE。

CKP = 0：时钟空闲IDLE为低电平 0；
CKP = 1：时钟空闲IDLE为高电平1；

时钟相位 CKE /Clock Phase (Edge)
除配置串行时钟速率和极性外，SPI主设备还应配置时钟相位（或边沿）。根据硬件制造商的不同，时钟相位通常写为CKE或CPHA；

顾名思义，时钟相位/边沿，也就是采集数据时是在时钟信号的具体相位或者边沿；

CKE = 0：在时钟信号SCK的第一个跳变沿采样；
CKE = 1：在时钟信号SCK的第二个跳变沿采样；

时钟配置总结
综上几种情况，下图总结了所有时钟配置组合，并突出显示了实际采样数据的时刻；

其中黑色线为采样数据的时刻；

蓝色线为SCK时钟信号；

具体如下图所示；

模式编号
SPI的时钟极性和相位的配置通常称为 SPI模式，所有可能的模式都遵循以下约定；具体如下表所示；

SPI Mode	CPOL	CPHA
0 [00]	0	0
1 [01]	0	1
2 [10]	1	0
3 [11]	1	1

除此之外，我们还应该仔细检查微控制器数据手册中包含的模式表，以确保一切正常。