- 博客(20)
- 资源 (7)
- 收藏
- 关注
RSS订阅原创 vivado DDS IP学习
实现DDS通常有两种方式，一种是读取ROM存放的正弦/余弦信号的查表法，另一种是用DDS IP核。这篇学习笔记中，我们要讲解说明的是VIVADO DDS IP核的应用。目前本篇默认Phase Generator and SIN/COS LUT（DDS）的standard模式，至于其他模式，目前没有研究使用过，没有话语权，以后研究明白再来续写。
2024-01-26 17:43:19
3320
2
原创 Vivado JESD204B与AD9162建立通信实战总结
FPGA作为JESD204B接口的发送端，AD9162作为JESD204B接口的接收端。FPGA和AD9162的device clk、SYSREF由同源时钟芯片产生。其中，FPGA和AD9162的divice clk时钟不同，并且FPGA的decive clk等同于JESD204B IP的core clk。如图，为JESD204B接口建立链接的整个过程。
2024-01-03 18:02:05
1360
原创 小白也能搞通UDP通信（88E1111 RGMII 接口）
这些网络协议在FPGA实际开发的过程中用到的就是传输层、网络层、数据链路层和物理层，在我们的举例中用到UDP、IP、ARP协议，物理层就用88E1111（10/100/1000BASE-T IEEE 802.3 compliant ）的RGMII接口。
2022-09-21 02:47:18
4189
3
转载 Xilinx FIFO RST复位
记录在使用Xilinx的FIFO Generate的时候遇到的问题（modelsim仿真和ILA都能遇到）；——full，empty 等信号一直keep high；
2022-08-16 15:43:43
4285
1
原创 vivado SRIO 学习
gt_clk = Line Rate / 20b，PHY在两个时钟域上运行:phy_clk，这是主要的核心时钟，gt_pcs_clk，这是用于串行收发器接口。gt_pcs_clk的速率是gt_clk的一半。通过例化的IP模块我们可以看到，时钟端口简直太多了，log_clk、phy_clk、gt_pcs_clk、gt_clk、refclk、cfg_clk是应该要好好捋清楚一下。这意味着可以删除log_clk/cfg_clk的BUFG，并且log_clk/cfg_clk被绑定到phy_clk。
2022-07-29 09:59:40
4136
原创 vivado ddr3 IP学习
借用之前在CSDN看到的一位仁兄分享的博客内容，再来详细分析和解释一下在学习DDR3过程中的理解与体会。仁兄文章的链接不知道是啥了，在这里说声不好意思哈！
2022-07-25 16:31:33
3553
原创 STM32时钟系统
首先上图，图上已经写明的就不再多说， 下面来分析一下这个图。 1.HSI（high speed internal）内部RC振荡器，可直接供SYSCLK（系统时钟）选择，其二分频可供PLL（锁相环）选择。2.HSE（high speed external）外部RC振荡器，由外部接入晶振提供，晶振一般选择8MHz，可直接供PLL或者......
2022-07-25 14:35:24
341
原创 vivado FIFO学习
很全很详细的FIFO Generator IP核的使用规则FIFO Generator IP核的使用1 概述（1）最大支持500M（2）支持三种接口：Native interface FIFOs、 AXI Memory Mapped interface FIFOs、 AXI4-Stream interface FIFOs（3）读写数据时，在数据上升沿采样2 FIFO规则2.1 empty/full信号实际上即使有数据写入到fifo中，empty还是为高，等一些周期之后才会拉低，具
2021-01-29 19:13:04
9827
6
原创 Vpp和dBm的转换
Vpp代表峰峰值，是指一个周期内信号最高值和最低值之间的差值。dBm指代的是一个功率值。以输入的信号为正弦波为例，正弦波峰值为有效值的√2倍。峰峰值为2倍的峰值。因此正弦波信号其幅度应为Vpp/2，有效值为Vpp/(2√2)，在50欧姆阻抗下，功率就为Vpp^2/(8*50)，再转换成dBm=10*log10(Vpp^2/(8*50)*1000)。当Vpp=1V时，对应的dBm值为3.9794 ≈ 4dBm。所以，在50欧姆阻抗下，正弦波信号dBm与Vpp相互转换公式如下：（Vpp单位为v.
2020-07-29 11:31:03
12981
原创 STM32 CAN
别的不多说，CAN过滤器的过滤模式和消息的标识符才是最有意思的。（默认过滤器位宽为1个32位宽的过滤器）在屏蔽位模式下，标识符寄存器和屏蔽寄存器一起，指定报文标识符的任何一位，应该按照“必须匹配”或“不用关心”处理。在标识符列表模式下，屏蔽寄存器也被当作标识符寄存器用。因此，不是采用一个标识符加一个屏蔽位的方式，而是使用2个标识符寄存器。接收报文标识符的每一位都必须跟过滤器标识符相同。在CAN...
2019-12-21 20:05:08
514
原创 UART串口异步通信
校验方法常用奇偶检验位（数据位加上这一位后，使得“1”的个数为偶就叫偶校验，个数为奇数就叫奇校验）。1.波特率：通信设备之间需要约定好波特率（每秒钟传送的二进制位的个数，单位Baud）,常见的波特率有4800,9600,115200。2.通信的起始信号和停止信号：USART协议空闲位默认为高电平，起始信号拉低，停止位（0.5、1、1.5、2位的高电平）。3.有效数据：起始位后紧着着就是传输的有效数据位，数据长度常被约定为5、6、7、8位长。1.三线制：数据通信TX、RX和通信设备之间的GND。
2019-10-18 10:47:48
1352
原创 RS485通信
RS485通信基础知识：电气特性：1.RS-485的电气特性：逻辑“1”以两线间的电压差为+（2—6）V表示；逻辑“0”以两线间的电压差为-（2—6）V表示。该电平与TTL电平兼容，可方便与TTL 电路连接。2. RS-485的数据最高传输速率为10Mbps 。3. RS-485接口是采用平衡驱动器和差分接收器的组合，抗共模干扰（电流干扰信号）能力增强，即抗噪声干扰性好。4...
2019-06-12 12:26:11
3659
原创 SPI协议
（1）NSS：从设备选择信号线，常称为片选信号线，当有多个SPI从设备与SPI主机相连时，设备的其他信号线SCK、MOIS及MISO同时并联到相同的SPI总线上，即无论有多少个从设备，都共同使用这3条总线，而每个从设备都有独立的一条NSS信号线，本信号线独占主机的一个引脚，即有多少个从设备，就有多少条片选线。SPI协议使用NSS信号线来寻址，当主机要选择从设备时，把该从设备的NSS信号线设置为低电平，该从设备即被选中，即片选有效，主机便开始与被选中的从机通信。NSS又由高变低，是SPI通信的起始信号。
2019-06-12 11:59:51
4790
2
原创 I2C协议
广播完地址，接收到应答信号后， 从机开始向主机返回数据(DATA)，数据包大小也为 8 位，从机每发送完一个数据，都会等待主机的应答信号(ACK)，重复这个过程，可以返回 N 个数据，这个 N 也没有大小限制。广播完地址，接收到应答信号后， 主机开始正式向从机传输数据(DATA)，数据包的大小为 8 位，主机每发送完一个字节数据，都要等待从机的应答信号(ACK)，重复这个过程，可以向从机传输 N 个数据，这个 N 没有大小限制。该位为 0 时，主机向从机写数据，该位为 1 时，则相反，即主机由从机读数据。
2019-06-05 00:53:35
5522
1
原创 MODBUS RTU通信
Modbus： 是一种单主/从通信协议。MODBUS网络上只有一个主站，主站在MODBUS网络没有地址，从站的地址范围为0-247，其中0为广播地址，从站的实际地址为1-247。MODBUS通信标准协议可以通过各种传输线路传播，如RS232、RS485、光纤、无线电等，MODBUS具有两种串行通信传输模式， ASCII模式和RTU模式，本文只讲RTU模式。通信格式：代...
2019-02-28 14:24:22
10079
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人