面向TSN交换需求的FAST 3.0规范启动论证
2017年推出的FAST 1.0规范主要支持OpenFlow交换,2018年推出的FAST 2.0规范在优化流水线管理配置的同时,扩展UDO模块以支持IEEE 1588透明时钟计算和网络测试仪(FAST-ANT)精准的发包控制和输入分组时间戳标记。2019年FAST将进一步优化FAST 硬件流水线以及FPGA OS的架构,推出3.0规范,以支持时间敏感网络(TSN)的交换需求。
一、需求背景
时间敏感网络(TSN)是工业互联网和关键行业领域实现确定性交换的重要手段。在2018年工信部发布的《工业互联网发展行动计划(2018-2020)》中,明确提出“在汽车、航空航天、石油化工、机械制造、轻工家电、信息电子等重点行业部署时间敏感网络交换机和工业互联网网关等新技术关键设备”。
近年来,IEEE 802.1工作组不断推出新的TSN标准,在802.1Q标准的2018年版本中增加了大量对2014版本的修订,而针对2018版本的更多TSN相关修订还在制定过程中。由于ASIC芯片具有至少两年的研发周期,因此目前成熟的网络芯片难以符合最新的TSN规范,FPGA在TSN市场内大有可为。
二、FAST 2.0规范的不足
2018年6月推出的FAST 2.0规范增加了用户定义输出控制(UDO)模块规范,支持网络接口对IEEE1588规范定义的PTP分组(sync/delay_req/delay_resp)透明时钟的处理,然而FAST 2.0规范还难以全面支持TSN交换设备(TSN网络接口控制器和TSN交换机)