基于FAST的TSN交换(4)基于FPGA的TSN网络CQF实现

本文介绍了基于FAST的TSN交换中,FPGA实现的CQF-UDO模块,用于CQF功能验证。CQF-UDO维护4个队列,简化了标准CQF的入队流控和输出队列数量,但仍能确保确定性传输延时。关键数据结构包括PKT、BD和PD,并提供了9个访问点供软件配置管理。
摘要由CSDN通过智能技术生成

基于FAST的TSN交换(4)基于FPGA的TSN网络CQF实现

    CQF是目前TSN标准定义的可实现确定性交换延时的转发模型,其交换流程可以方便的映射到FAST平台的FPGA流水线上。FAST流水线的用户定义输出(UDO)模块可实现用户定义的分组输出控制,支持TSN CQF转发模型的UDO称为CQF-UDO。
    本文介绍的CQF-UDO模块主要用于CQF功能的验证。面向具体应用的CQF实现需要对输出队列数目,输出缓冲区大小等参数进行优化。

一、CQF-UDO实现结构

    在FAST架构下,除了流分类,单流流量监测和基于PTP协议的全网时间同步功能由FAST基本流水线和扩展的PTP-UDA模块实现外,基于CQF的流量整型功能由CQF-UDO模块实现。基于FAST定义的标准UDO接口信号和数据交换时序,CQF-UDO可方便地与FAST基本流水线对接。
(1)模块组成
    FPGA实现的CQF-UDO模块的结构如下图所示。其中Cin和Cout接口为模块的访问控制接口,软件可通过该接口对模块内部的寄存器、计数器和控制表格进行访问。模块通过PKT接口接收和发送分组,Sync_time信号用于从PTP-UDA模块接收全网同步时钟,对时间门控逻辑进行控制。
    为简化设计,CQF-UDO维护4个队列,其中最高优先级的Q7和Q6以乒乓队列的形式保存时间敏感分组,Q4保存带宽预约流的分组,Q0保存Besteffort分组。当需要对时间敏感分组划分不同优先级时,则需要不同的乒乓队列保存不同优先级的时间敏感分组。

  • 2
    点赞
  • 12
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
基于FPGA的工业TSN融合网关设计是一种将工业以太网与时钟同步网络TSN)相结合的解决方案。该设计利用FPGA技术,将实时数据传输与时间同步功能集成到一个设备中,以满足工业控制系统对实时性和可靠性的需求。 首先,该设计采用FPGA作为核心芯片,在硬件层面上实现TSN协议的处理和数据转发功能。通过FPGA的可编程性,可以针对不同的TSN标准定制网关的功能。同时,FPGA还可以通过高速串行接口和其他外部设备进行通信,实现与其他子系统的连接。 其次,该设计在软件层面上实现TSN协议的管理和控制功能。利用FPGA提供的软件开发工具,可以实现对网关的配置和管理。同时,软件层面上还可以实现对实时数据的收发、时间同步和优先级分配等功能。 此外,该设计考虑了工业环境下的可靠性和稳定性要求。通过采用抗干扰设计和冗余机制,可以增强网关的抗干扰能力和故障恢复能力。此外,该设计还可以支持多主机系统,实现对多个工业控制系统的同时连接和管理。 综上所述,基于FPGA的工业TSN融合网关设计是一种能够实现工业以太网与TSN协议相结合的解决方案。它通过硬件层面的FPGA实现实时数据传输和时间同步功能,通过软件层面的管理和控制功能实现对网关的配置和管理。同时,该设计还满足了工业环境下的可靠性和稳定性要求。
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值