![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
学习笔记
lixudong_1
这个作者很懒,什么都没留下…
展开
-
uart的具体实现代码
1.module speed_setting();2.module my_uart_rx();3.module my_uart_tx();4.module cy4ex12_uart();原创 2017-09-03 21:09:57 · 2110 阅读 · 0 评论 -
spi通信协议
SPI同步串行外设接口 序号 PIN 定义 1 CS 从机选择信号 2 SCK 串行时钟线(由主机提供) 3 MOSI 主机输出->从机输入 4 MISO 主机输入<-从机输出 表一 总线引脚定义图一 SPI通信示意图 SPI时序SPI时序共有4中模式,由CPHA,CPOL来确定 参数 0 1 CPOL SCK空闲时为低电平 SCK空闲时为高电平 CPHA ...原创 2018-05-31 09:07:39 · 336 阅读 · 0 评论 -
【转载】解决启动vivado2017时,弹出"Error when launching vivado.bat: Launcher time out",实测有效
vivado2017.3暂不支持window10更新(版本1709),所以会弹出”Error when launching vivado.bat: Launcher time out”。 解决方案如下: (1)进入 xilinx\2017.3\bin\unwrapped\win64.o文件夹 (2)备份”vivado.exe”文件,将”vivado.exe”重命名”vivado.exe.backu...转载 2018-04-25 21:19:32 · 3135 阅读 · 2 评论 -
FPGA为什么快?
CPU和GPU都属于冯·诺依曼结构,指令译码执行,共享内存。FPGA之所以比CPU、GPU更快,本质上是因为其无指令,无共享内存的体系结构所决定的。冯氏结构中,由于执行单元可能执行任意指令,就需要有指令存储器、译码器、各种指令的运算器、分支跳转处理逻辑。而FPGA的每个逻辑单元的功能在重编程时就已经确定,不需要指令。冯氏结构中使用内存有两种作用:①保存状态。②执行单元间的通信。1)保存原创 2018-01-23 10:13:01 · 4452 阅读 · 2 评论 -
iic通信协议
I2c通信通过两根线来传输数据,一根是scl:控制时钟。另一根是sda:传输数据。Scl时钟掌控在主机手里,数据传输完后要释放掉scl(i2c可以支持一个多主机传输)。主机:初始化总线的数据传输并产生允许传输数据的时钟信号的器件。从机:此时,任何可以被寻址的器件。(注:当多主机同时初始化时,可以通过仲裁决定让哪个主机拿到控制scl的权限)。 规则:1.scl高电平时,采集sda原创 2017-10-09 13:47:19 · 966 阅读 · 0 评论 -
uart异步串行协议
串行&异步通信&波特率原创 2017-09-03 16:06:31 · 627 阅读 · 0 评论 -
MOSFET实现not门电路
N型MOSFET:栅极加控制电压时,源极和漏极电流接通不加控制电压,源极和漏极电流断开P型MOSFET:栅极加控制电压时,源极和漏极电流断开不加控制电压,源极和漏极电流接通原创 2017-09-03 15:25:14 · 1222 阅读 · 0 评论 -
寄存器和锁存器的区别
触发器(filp-flop)、寄存器(register)、锁存器(latch)。原创 2017-09-03 15:08:45 · 7957 阅读 · 0 评论 -
三态门stl
Tristate logic 输出门电路,三态门电路构成的总线传输结构 任何时刻只有一个输出电路由使能端控制着传输到数据总线上,而其他三态输出电路处于高阻态,这样就可以按一定顺序分时将数据传输到总线上。原创 2017-09-03 14:55:11 · 312 阅读 · 0 评论 -
时钟
关于时钟的感想:同时钟域&跨时钟域原创 2017-09-03 11:17:45 · 374 阅读 · 0 评论 -
[转载]iic总线
IIC总线转载 2017-09-19 17:09:22 · 415 阅读 · 0 评论 -
[转载]testbench中inout类型端口的处理方式
输入端口可以由wire/reg驱动,但输入端口只能是wire;输出端口可以使wire/reg类型,输出端口只能驱动wire;若输出端口在过程块中赋值则为reg型,若在过程块外赋值则为net型。用关键词inout声明一个双向端口, inout端口不能声明为reg类型,只能是wire类型;输入和双向端口不能声明为寄存器类型。&测试平台中inout的处理办法转载 2017-09-04 15:39:46 · 1611 阅读 · 0 评论 -
[转载]用verilog写一段代码,实现消除一个glitch
滤掉小于1个周期glitch的原理图及代码滤掉大于1个周期小于2个周期glitch的原理图及代码转载 2017-09-04 15:03:34 · 4198 阅读 · 5 评论 -
timing paths
Timing paths: 1, input - to - register timing path 2, register – to – register timing path 3, register – to – output timing path 4, Combin...原创 2018-08-03 17:56:13 · 987 阅读 · 0 评论