触发器(filp-flop)、寄存器(register)、锁存器(latch)。
锁存器:
- 电平有效时,输出随输入的变化而变化。
- 电平有效时,输出随输入的变化而变化。
- 时钟有效先于数据有效。
由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路,当电平有效时相当于组合逻辑。
缺点:容易产生毛刺,电平有效时可能会发生空翻,容易引起时序上的混乱。
寄存器:
- 边沿触发的存储单元,只有在边沿数据才发生变化,一个周期里只能变化一次。
- 时钟有效后于数据有效。
- 由若干个正沿D触发器构成的一次能存储多为二进制代码的时序逻辑电路。
触发器:
- 边沿敏感的存储单元。数据的存储是由信号的上升或者下降沿进行同步的。
- 钟控D触发器实质就是D锁存器、边沿D触发器实质就是D寄存器。