四川大学软件学院计算机组成与体系结构笔记

最新推荐文章于 2024-09-11 01:15:00 发布

油条生煎

最新推荐文章于 2024-09-11 01:15:00 发布

阅读量4.7k

点赞数 45

分类专栏：四川大学软件学院文章标签：计组四川大学

本文链接：https://blog.csdn.net/m0_46261993/article/details/119957985

版权

四川大学软件学院专栏收录该内容

6 篇文章 28 订阅

订阅专栏

文章目录

第 1 章

什么是ISA？

指令集体系结构(instruction set architecture ,ISA)
计算机的硬件和软件等效原理有什么重要性？

可以使用不同的原理来实现相同的计算机功能
列举计算机的3种基本部件。

用来解释和执行程序的处理器

用来存储数据和程序的存储器

与外界进行数据传输的机制
通常用来测量计算机时钟频率的单位是什么？

MHz
列举两种类型的计算机存储器。

ROM RAM
解释SSI,MSI,LSI和VLSI之间的区别？

小规模集成电路（SSI）：每块芯片上只有10-100个元件；

中规模集成电路（MSI）：每块芯片上集成100-1000个元件；

大规模集成电路（LSI）：每块芯片上集成的元件多达1000-10000个；

最后是超大规模集成电路（VLSI），每块芯片上集成的元件超过10000.

超大规模集成电路标志着第四代计算机的开始。
冯·诺伊曼体系结构与它以前的计算机体系结构有什么不同？

早期的计算机体系结构中，编程就是利用各种导线进行接插连线，没有计算机的分层结构。冯洛依曼体系结构使用一种利用汞延迟线形式的存储设备，可以提供一种存储程序指令的方法，即分层的计算机体系结构。
取指-译码-执行周期的工作原理是怎样的？

处理器的工作是执行指令的过程：

取指——从主存储器读取指令

译码——翻译指令代码的功能

执行——完成指令所规定的操作

处理器就是在重复进行着“取指－译码－执行周期（Fetch-Decode-Execute Cycle）”过程中完成了一条条指令的执行，实现了程序规定的任务。

第 4 章

CPU 基本知识和组织结构

CPU的主要功能：负责提取程序指令，并对指令进行译码，然后按程序规定的顺序对正确的数据执行各种操作。

ALU

**算术逻辑单元（ALU）**在程序执行过程中用于执行逻辑运算和算术运算。

控制单元

控制单元负责监视所有指令的执行和各种信息的传输过程，根据程序计数器和状态寄存器中的值确定执行的动作。

总线

总线就是一组连线的集合，它作为一种共享的而又常见的数据通路连接系统内的多个子系统。

主设备是最初启动操作的设备，从设备是响应主设备请求的设备。

数据总线用于数据传递；控制线指示哪些设备有使用总线的权限，以及使用目的是什么；地址线表示数据的位置。

总线周期（bus cycle） 是完成总线信息传送所需的时钟脉冲间隔。

总线仲裁机制：

菊花链（Daisy chain） 仲裁方式：使用一个“总线允许”控制线，该总线是从最高优先级设备传给最低优先级设备的。
集中式并行（Centrailized parallel） 仲裁方式：每个设备都有一个到总线的请求控制线和一个选择谁可以使用总线的仲裁控制器。
采用自选择的分配式（Distributed using self-detection） 仲裁方式：设备本身决定谁具有最高优先级和谁应该得到总线使用权。
采用冲突检测的分配式（Distributed using collision-detection） 仲裁方式：允许每个设备对总线发出请求。如果总线检测到任何冲突（多个同时请求），则设备必须发出另一个请求）。

时钟

时钟周期（clock cycle）：时钟脉冲的时间间隔。

$C P U 时间 = 时间 (s) / 程序 = (指令 / 程序) \times (平均周期 / 指令) \times (时间 (s) / 周期)$

存储器的组成和寻址方式

字节编址：每个单独的字节具有一个唯一的地址。按字编址：每个字具有一个唯一的地址。

在低位交叉时，地址的低位用于选择模块；在高位交叉时，地址的高位用于选择模块。

中断

中断是改变（或中断）系统中流程正常执行的各种事件。

由用户或系统发出（启动）的中断请求可以是可屏蔽中断（可以被禁止或忽略）或不可屏蔽中断（高优先级的中断不能被禁止并且必须响应），它可以在指令内或指令之间发生。

MARIE

在 MARIE 中，有下列 7 种寄存器：

AC：累加器用来保存 CPU 需要处理的数据。
MAR：存储器地址寄存器用来保存所引用数据的存储器地址。
MBR：存储器缓冲寄存器用来保存刚从存储器中读取或者将要写入存储器中的数据。
PC：程序计数器用来保存将要执行的下一条指令。
IR：指令寄存器用来保存将要执行的下一条指令。
InREG：输入寄存器用来保存来自输入设备的数据。
OutREG：输出寄存器用来保存要输出到输出设备的数据。

描述微操作（微指令，规定了对寄存器中存储的数据执行的基本操作）行为的符号表示法称为寄存器传输语言（RTL，Register Transfer Notation）。

编译程序

对于采用标记符号编写的汇编程序，编译程序必须进行两次转换，即编译程序需要通读程序两次。

在第一次通读时，编译程序会建立一组名为符号表的对应关系。
在符号表建立之后，编译程序可以进行第二次通读，并且会“填充原来的空白位置”。

基本概念

CPU的主要功能是什么？

负责提取程序指令，并对指令进行译码，然后按程序规定的顺序对正确的数据执行各种操作。
数据通路的作用是什么？

数据通道是一种由存储单元和算数逻辑单元所组成的网络，这些组件通过总线连接起来，并利用时钟来控制时间。
控制单元的任务是什么？

负责监视所有指令的执行和各种信息的传输过程，根据程序计数器和状态寄存器中的值确定执行的动作。
寄存器安排在什么位置？有何种不同类型的寄存器？

处理器内部；
- 存储信息寄存器
- 进行数值移位寄存器
- 进行数值比较的寄存器
- 计数寄存器
- 变址寄存器
- 堆栈指针寄存器
- 状态寄存器
- 通用寄存器
- “中间结果”寄存器
什么是总线周期？

完成总线信息传送所需的时钟脉冲间的时间间隔
列举三种不同类型的总线，并指出这些总线在计算机中的位置。

处理器-内存总线：连接处理器和内存系统

I/O总线：连接不同带宽的各种设备

底板总线：机器主板上的一条总线，将主板上所有的部件连在一起
总线仲裁的4种方式是什么？

菊花链仲裁方式（Daisy chain）

集中式平行仲裁方式（Centrailized parallel）

采用自选择的分配式仲裁方式（Distributed using self-detection）

采用冲突检测的分配式仲裁方式（Distributed using collision-detection）
说明取指-译码-执行周期的各个步骤
1. 将PC中的内容复制到MAR:MAR←PC；
2. CPU转向主存储器，提取由MAR给出的地址单元中的指令，并将指令放入指令寄存器IR中。同时，PC自动加1，现在PC指向程序的下一条指令：IR←M[MAR]和PC←PC+1;
3. 将IR中最右边的12位复制到MAR，并对IR最左边的4位进行译码，以确定操作码：MAR←IR[11-0]和译码IR[15-12];
4. 如果需要，CPU将使用MAR中的地址转向存储器提取数据，并将数据放入MBR（可能是AC）中，然后执行该命令：MBR←M[MAR]，并且执行实际的指令。
中断驱动的I/O是如何工作的？

当CPU要执行输入或输出指令时，首先通知相应的I/O设备；

然后，继续处理其他的一些工作任务，直到该I/O设备准备就绪；

这时，I/O设备会向CPU发送一个中断请求信号；

随后，CPU会响应和处理这个中断请求；

完成输入或输出操作后，CPU会继续其正常的取指-译码-执行周期。

第 5 章

指令格式（Instruction Format）

不同的指令集可以通过以下特征进行区分：

操作数的存储位置（Stack, Register, or both）
每条指令包含的显式操作数的个数（0/1/2/3）
操作数的位置
操作
操作数的类型和大小

指令集设计决策

短指令更好，因为它们占用更少的内存空间并且可以快速地从内存中读取出来。
定长指令的译码相对容易但浪费空间。
内存组织影响指令格式。
在定长指令中操作数的个数并非固定不变的。
寻址方式有多种类型。

大端和小端方式

大端方式（Big Endian）：将最高有效字节存放在最低地址
小端方式（Little Endian）：将最低有效字节存放在最低地址

小端方式和大端方式是指字节的顺序不同，而不是数字位顺序的不同。

大端方式更符合大多数人的习惯，更易于读取十六进制数。
小端计算机实现高精度的算术运算更快速且更容易。

CPU 内部的存储：堆栈和寄存器

A stack architecture
An accumulator architecture
A general-purpose register (GPR) architecture

操作数个数和指令长度

定长指令 —— 浪费空间但是速度快，当使用指令集流水线时，它具有更优的性能。
变长指令 —— 译码更复杂但是节省存储空间。

常用的指令格式：

仅有操作码（零地址指令）
操作码 + 一个地址（通常使用一个内存地址）
操作码 + 两个地址（通常使用两个寄存器地址，或者寄存器地址和一个内存地址）
操作码 + 三个地址（使用三个寄存器地址，或者寄存器地址和内存地址的组合）

没有操作数的机器指令必须使用堆栈来在逻辑上实现一个或两个操作数的运算。

扩展操作码（Expanding Opcodes）

思想：有一些短操作码，但也需要时也可以提供更长的操作码。

寻址方式

立即寻址（Immediate addressing）：指令数就是指令中紧跟操作码之后的数，而且立即就能被访问到。
直接寻址（Direct addressing）：是指在指令中通过直接内存地址给出的操作数。
寄存器寻址（Register addressing）：用来指定操作数的内存地址被寄存器编号所取代。
间接寻址（Indirect addressing）：地址字段的位数指定了一个内存地址，而该地址当作一个指针来使用。
寄存器间接寻址（Register indirect addressing）：操作数字段给出的不是内存地址，而是寄存器地址。
变址寻址（Indexed addressing）：一个变址寄存器用来存储偏移量，偏移量加上指令的操作数，就得到了所请求操作数的有效地址。
基址寻址（Based addressing）：存放一个基地址，而地址码字段表示相对于此基地址的偏移量。
堆栈寻址：操作数应假设存放在堆栈中。
间接变址寻址：同时使用间接寻址和变址寻址。
基址/偏移寻址：它将一个偏移量和基址寄存器中的值进行相加，然后将和加到指定操作数上，从而产生实际指令中所用操作数的有效地址。

指令流水线

指令流水线是一种要用来实现**指令级并行（ILP）**的方法。

每一个步骤叫作一个流水线阶段。

加速比： $S=\frac{nt_n}{(k+n-1)t_p}$ （ $n$ 条指令、 $k$ 级流水线、时间周期 $t_p$ 、不用流水线时需要花费 $nt_n$ 个时钟周期）。

理论加速比： $S p e e d u p S = k$

基本概念

固定长度和可变长度的指令结构各有什么优缺点？当前哪一种指令结构更流行?

固定长度（fixed length）：会浪费一些存储空间，指令执行的速度快。在采用指令层次的流水线结构时，固定长度的指令系统的性能会更好些。

可变长度（variable length）：译码变得比较复杂，但是节省存储空间。

在实际设计中，通常会考虑一些折中的方案，采用两到三种不同的指令长度。
什么是寻址方式？

指定指令中操作数位置的方法
举例说明下列的寻址方式：

立即寻址：在指令中操作代码后面的数值会被立即引用。Eg:指令Load 008的操作就是将数值8直接装入累加器AC中；

直接寻址：在指令中直接指定要引用的数值的存储器地址。Eg:指令Load 008的操作就是将存储器地址为008的存储单元中的数值装入累加器AC中；

寄存器寻址：采用一个寄存器来指定一个操作数，与直接寻址方式不同的是指令的地址域包含一个寄存器的引用。

间接寻址：地址域中的二进制数用来指定一个存储器地址，该地址中的内容将被用作一个指针，操作数的有效地址是通过访问这个存储器地址来获得的。Eg:指令Load 008的操作表示在存储器地址为008的单元中存放的数据值实际上就是所要求的操作数的有效地址，假设在008单元存放的数值为2A0，执行这条指令的操作之后就将地址为2A0的存储器单元中的内容装入到累加器AC中；

寄存器间接寻址：采用一个寄存器来代替某个存储器地址作为指针；

变址寻址：一个变址寄存器用来存储一个偏移量，将这个偏移量与操作数相加，就产生了指令所要求的数据的有效地址。Eg:如果指令Load X 中的操作数X是采用变址寻址方式编址的，若假定R1为变址寄存器，而且其中存放的数值为1，那么操作数的有效地址实际上就是X+1.

解释有关流水线体系结构的基本概念。

计算机使用时钟脉冲来精确控制各个操作步骤的顺利执行，但是有时还可以使用一些额外的脉冲来控制某个操作步骤中的一些小细节，有些CPU会将取指-译码-执行周期分成一些较小的步骤，其中的某些较小的步骤可以并行执行，这种时间上的交叠可以加快CPU的执行速度，这种方法称为流水线（pipeline）。

存储器

存储器类型

RAM (Random access memory)

ROM (Read-only memory)

SRAM is faster and much more expensive than DRAM; however, designers use DRAM because it is much denser (can store many bits per chip), uses less power, and generates less heat than SRAM.

存储器的层次结构

命中（Hit）
失效（Miss）
命中率（Hit rate）
失效率（Miss rate）
命中时间
失效惩罚（Miss penalty）

访问局部性（Locality of Reference）：

时间局部性（Temporal Locality）—— 最近访问的数据在不远的将来会再次被访问
空间局部性（Spatial Locality）—— 访问趋向于在地址空间中聚集
顺序局部性（Sequencial Locality）—— 指令趋向于按顺序访问

高速缓存

缓存映射策略

直接映射（Direct mapped）
全相联映射（Full associative）
组相联映射（Set associative）

有效访问时间和命中率

$EAT=H×Access_C+(1-H)×Access_{MM}$

其中， $H$ 为缓存命中率， $Access_C$ 为缓存访问时间， $Access_{MM}$ 为主存访问时间。

缓存写策略

写直通（Write through）—— 同时更新缓存和贮存
写回（Write back）—— 仅当某个缓存块被替换出去时才更新其对应的主存块

虚拟存储器

转换后援缓冲器（TLB，Translation look-aside buffer）

基本概念

SRAM(静态随机存储器)和DRAM(动态随机存储器)哪一个速度更快？

SRAM
直接映射的高速缓存中地址的三个域分别是什么？如何使用这些域来访问存放在高速缓存中的一个数据字

标记域，块域，字域；

字域用来唯一的识别和确定来自某个指定的数据块中的一个数据字，块域选择一个唯一的高速缓存块；在复制主存储器中的数据块到高速缓存时，标记会随着数据块一起被存储在高速缓存中，并且通过标记可以唯一识别和确定该数据块。（P167）

15.组关联高速缓存的地址分为哪三个域？如何使用这三个域来访问高速缓存中的某个存储单元

标记域，组域，字域

字域用来唯一的识别和确定来自某个指定的数据块中的一个数据字，组域选择一个唯一的高组；在复制主存储器中的数据块到高速缓存时，标记会随着数据块一起被存储在高速缓存中，并且通过标记可以唯一识别和确定该数据块。

19.严格来说，什么是有效存取时间(EAT)?

是使用命中率与相连存储层次的相对访问时间产生的加权平均

是高速缓存访问时间和主存储器的访问时间。

说明如何导出有效存取时间的公式？

EAT=H * AccessC + ( 1 – H ) * AccessMM

H 为高速缓存命中率，AccessC是高速缓存的访问时间，AccessMM是主存储器的访问时间
什么是脏块？

已经被修改过的数据块。

输入/输出和存储系统

Amdahl’s Law

阿姆达尔定律指出了计算机系统整体性能提升（称为加速比）取决于某个特定部件的加速比和该部件在系统中的使用率。

$S=\frac{1}{(1-f)+f/k}$

$S$ 代表系统整体性能的加速比； $f$ 表示由较快部件完成的部分； $k$ 是新部件的加速比。

I/O 体系结构

I/O 控制方法

Programmed I/O

Systems using programmed I/O devote at least one register for the exclusive use of each I/O device. The CPU continually monitors each register, waiting for data to arrive. This is called polling. (轮询)

CPU 不断地监视（轮询）与每个 I/O 端口相关联的控制寄存器。当一个字节到达端口时，控制寄存器中的一位也被置位。CPU 最终轮询端口，并注意到“数据就绪”控制位被置为 1。CPU 置位控制位，检索字节，并根据为该特定端口编写的指令进行处理。处理完成后，CPU 将像以前一样继续轮询控制寄存器。

适合用于专用系统。

Interrupt-Driven I/O

Q: How programmed I/O is different from interrupe-driven I/O?

A: CPU 利用率更高，不需要 CPU 反复检测设备状态，I/O 模块就绪后发出中断而非修改控制位。

适合用于个人系统。

DMA

Q: How does direct memory access (DMA) work?

A: 一旦在存储器中装入了所需数值，CPU 将向 DMA 子系统发出信号并继续执行下一个任务，而 DMA 负责处理 I/O 的细节。在 I/O 完成（或错误结束）之后，DMA 子系统通过发送另一个中断来通知 CPU。

Protocol: The exact form and meaning of the signals exchanged between a sender and a receiver is called a protocal.

适合用于中小型系统。

Channel I/O

一个或多个 I/O 处理器可以控制多个不同的 I/O 路径，这些路径称为通道路径。对于慢速设备来说看，通道路径可以组合在一起（复用），允许仅通过一个控制器来管理几个这类设备。

适合用于高吞吐量的事务处理环境。

磁盘技术

寻道时间：指磁盘驱动臂定位到磁道上所需要的时间。

旋转延迟：读/写头定位到指定扇区上方所需要的时间。

传输时间：寻道时间 + 旋转延迟。

RAID

RAID-0

将数据块以条带形式存放在几个磁盘表面上，这样一个记录就会占用几个磁盘表面的多个扇区。

RAID-0 具有最佳性能，但是可靠性极低。

RAID-1

在每次写入数据时，RAID-1 都会将数据复制到各为镜像盘的第二组磁盘驱动器上。

最佳失效保护的一种方案。

RAID-2

在每个条带中只写入一位数据，而不是在任意大小的块中写入数据。

纠错位是采用汉明编码生成的。

RAID-3

按照每次一位的方式将数据交错分配到各个数据驱动器条带中的。

使用奇偶校验（异或）。

RAID-4

将数据写入到统一大小的条带中。

是带有奇偶校验位的 RAID-0.

RAID-5

RAID-5 是 RAID-4ss 将奇偶校验模型中提供了最佳的读操作吞吐量，并且在写操作时也具有令人满意的吞吐量。

以最小的成本提供最佳的保护。

成功应用于商业。

RAID-6

对每排驱动器使用了两组纠错条带。

基本概念

用文字表述Amdahl定律

计算机系统整体性能的速度提升取决于某个特定部件本身的加速率和该部件在系统中的使用率。
什么是加速率

速度提升
解释程序控制的I/O与中断控制的I/O之间有什么不同

程序控制的I/O：计算机系统需要为每个I/O设备至少准备一个专用的寄存器，CPU会不断地监视每个寄存器，等待数据的到达；

中断控制的I/O：CPU不再需要持续的查询其附属设备是否有任何输入请求，而是在有数据发送需求时由外部设备来通知CPU.
直接存储访问(DMA)的工作原理

一旦在存储器中装入了所要求的数值后，CPU就会发送信号到DMA子系统，由DMA来负责I/O的细节过程，而CPU会继续执行其下一个任务，在完成I/O处理后，DMA子系统会发送另一次中断请求通知CPU
通道控制的I/O与中断控制的I/O有什么不同？

中断控制的I/O：通过传输字或者小数据块，这要取决与传输的设备。

而通道控制I/O，一个I/O处理器可以控制几条I/O通道；对于小规模数据的输入I/O如键盘等，可以将它们合并起来一起使用，称为多道复用通道，而对于大量数据的传输处理器。则使用选择通道。
通道控制的I/O与DMA有何相似之处？

必须从CPU中窃取存储器周期。
什么是寻道时间？

磁头定位到指定磁道所需的时间
旋转延迟和寻道时间的总和叫做什么？

存取时间
哪一种RAID技术能够提供最好的性能？

RAID-0
哪一种RAID技术最经济，而又可以提供足够的冗余量？

RAID-5
哪一种RAID技术使用镜像磁盘组？

RAID-1

可供选择的体系结构

RISC

RISC（精简指令集计算机）

复杂指令集的设计目的主要是为了解决当时存储器成本过高的问题。

CISC 设备依靠微代码来执行指令。

大多数的 RISC 指令可以在一个时钟周期内完成。为了实现加速，微程序控制器由硬连线逻辑所取代，硬连线将以更快的速度执行指令。

RISC 设备的时钟周期通常比 CISC 设备短，因此即使 RISC 设备有更多的指令，其执行时间仍然小于 CISC 设备。

Flynn 分类法

Flynn 分类法考虑两方面因素：进入处理器的**指令数和数据流数**。

SISD（单指令流单数据流）
SIMD（单指令流多数据流）
MISD（多指令流单数据流）
MIMD（多指令流多数据流）

并行和多处理器体系结构

超长指令字处理器采用多个独立的功能部件，但它并不是将多条指令流出到各个功能单元，而是将多条指令的操作打包，形成一条非常长的指令，超长指令字由此得名。

其他的并行处理方法

数据流计算（dataflow computing）
神经网络（neural network）
脉动阵列（systolic array）

基本概念

解释程序或系统属于存储器约束的含义，本章还讨论了其他什么类型的约束？

程序运行的速率，系统执行的效率，都受到了存储器的制约，既是它们最常使用的部件。只有在提高了存储器的读取速度，代码的管理效率，才能使其得到改善。

CPU制约，存储器制约，I/O制约

判断

A byte is 8 bits, but a word may vary in size (16-bits, 32-bits, etc.) from one architecture to another. （√）

一个字节是8位，但是一个字的大小可能会有所不同（16位，32位等），从一个架构到另一个架构

The term endian refers to the byte ordering, or the way a computer stores the bytes of a multiple-byte data element. （√）

术语位端指的是字节排序，或者计算机存储多字节数据元素字节的方式。

Accumulator architectures use sets of general purpose registers to store operands（× ）

累加器体系结构使用一组通用寄存器来存储操作数

A two pass assembler generally creates a symbol table during the first pass and finishes the complete translation from assembly language to machine instructions on the second. （√）

双程汇编程序通常会在第一遍中创建一个符号表，并在第二个汇编语言完成对机器指令的完整翻译。

The MAR, MBR, PC and IR registers in MARIE can be used to hold arbitrary data values. （×）

MARIE中的MAR，MBR，PC和IR寄存器可用于保存任意数据值。

A branch instruction changes the flow of information by changing the PC. （√）

分支指令通过改变PC来改变信息流。

For increasing the overall performance of a system, we have the options of CPU optimization, Memory optimization and I/O optimization. （√）

为了提高系统的整体性能，我们可以选择CPU优化，内存优化和I / O优化。

Registers are storage locations within the CPU itself. （√）

寄存器是CPU本身内的存储位置

MARIE has a common bus scheme, which means a number of entities share the bus. （√）

MARIE有一通用总线方案，这意味着许多实体共享总线。

A fixed length instruction must have a fixed length opcode. （×）

一个固定长度的指令必须有一个固定长度的操作码。

One million bytes can be represented as 1000K bytes. （√）

一百万字节可以表示为1000K字节

Manufacturers use standards so they can market their products to a wider audience than if they came up with separate –and perhaps incompatible –specifications. （√）

制造商使用标准，以便他们可以向更广泛的受众推销他们的产品，而不是如果他们想出了单独的，也许是不相容的规范。

Amdahl’s Law states that the performance enhancement possible with a given improvement is limited by the amount that the improved feature is used. （√）

Amdahl定律指出，对于一个给定的改进，性能提升可能会受到改进特征的使用次数的限制。

As assembler is a program that accepts a symbolic language program and produces the binary machine language equivalent, resulting in a 1-to-1 correspondence between the assembly language source program and the machine language object program. （√）

汇编程序是一种接受符号语言程序并生成二进制机器语言的程序，导致汇编语言源程序和机器语言对象程序之间一一对应。

The core elements of an ISA include the memory model, registers, data types, instruction formats, addressing, and instruction types. （√）

ISA的核心元素包括内存模型，寄存器，数据类型，指令格式，寻址和指令类型。

DRAM is often used for cache. （×）

DRAM通常用于高速缓存

SRAM is faster than DRAM （√）

SRAM比DRAM快

The Principle of Equivalence of Hardware and Software says that hardware and software are basically equivalent, and implementations done via either method will run at the same speeds. （×）

硬件和软件的等价原则说硬件和软件基本上是等价的，通过这两种方法完成的实现将以相同的速度运行

A Hertz is one million cycles per second. （×）

赫兹是每秒100万个周期。

The micro-operation is the same thing as a machine instruction. （×）

微操作与机器指令是一样的

The Von Neumann architecture includes all of the following : a. a stored program ; b. sequential processing of instructions; c. a CPU, memory and I/O system.（√）

冯诺依曼体系结构包括以下所有内容：a。一个存储的程序; b。指令的顺序处理; C。一个CPU，内存和I / O系统。

If Moore’s Law is to hold, Rock’s Law must fall.（√）

如果摩尔定律成立，那么洛克定律就会失效

If a computer uses hardwired control, the microprogram determines the instruction set for the machine. This instruction set can never be changed unless the architecture is redesigned. （×）

如果计算机使用硬连线控制，则微程序将确定机器的指令集。除非架构重新设计，否则这个指令集是不能改变的。

Both SIMD and MIMD machines have multiple processors and can operate on different pieces of data in parallel（√）

SIMD和MIMD机器都有多个处理器，可以并行处理不同的数据

If a computer uses microprogrammed control, the microprogram determines the instruction set for the machine. （√）

如果一台计算机使用微程序控制，微程序将决定机器的指令集。

The best architecture for evaluating postfix notation is the stack-based architecture. （√）

评估后缀表示法的最佳体系结构是基于堆栈的体系结构。

Indexed or based addressing techniques add the value in the index or base register to the operand to produce the effective address. （√）

变址或基址寻址技术将变址或基址寄存器中的值添加到操作数以生成有效地址。

Most architectures today are accumulator based（×）

今天大多数体系结构都是基于累加器的

L1 cache is faster than L2 cache. （√）