ZYNQ
文章平均质量分 85
个人学习记录
Recfg
这个作者很懒,什么都没留下…
展开
-
ZYNQ AMP 双核驱动和软中断
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档。原创 2023-07-05 17:55:45 · 525 阅读 · 1 评论 -
ZYNQ 实现PL动态重构
载入准备好的bin 文件,选择一个DDR起始地址,这里填入0x3000000(其他地址也行,但不能大于0x4000000),如果不是很清楚就填0x300000,size填入bin文件的字节长度,所谓重配置,即在当前硬件比特运行期间,有一份新的比特通过网络、串口等等其他方式传输到平台,平台将其存储在Falsh、DDR等外部存储介质中,随后将硬件在不断电的情况下配置成新的比特流。下载程序,勾选program FPGA,可以看到led以比较慢的频率闪烁,按下按键,led以比较快的频率闪烁,PL重构成功!原创 2023-08-19 10:42:32 · 754 阅读 · 3 评论 -
HDMI发送驱动
该项目总体框架如下图所示,由 VGA 控制器,将图片源传来的数据转为 R、G、B 三个通道,每个通道的数据位宽均为 8bit,然后由 8B/10B 模块将 8bit 数据转为 10bit,此目的主要是为了保证直流平衡,最后由并行转串行模块将 10bit 数据转成串行的差分信号,并输出到 FPGA 的引脚端。时钟源可以由固定的数据替代,即 10’b11111_00000。所以主要有三个部分:VGA控制、8bit转10bit、并行转串行。原创 2023-08-09 08:36:22 · 131 阅读 · 1 评论