8.26 128b/130b Encoding and Block Synchronization (PCI Express 8 GT/s)

对于每个通过PIPE TxData接口以8.0 GT/s速率传输的数据块（通常为128位——有时通过Retimers传输更短或更长的SKP块），PHY必须额外传输2位。MAC必须定期使用TxDataValid信号，以便PHY能够传输累积的数据积压。例如，如果TxData总线是16位宽，PCLK是500MHz，则每8个数据块，MAC必须在一个PCLK周期内撤销TxDataValid信号，以便PHY能够传输累积的16位数据积压。PHY用于存储与128/130b编码速率不匹配相关的TX数据的缓冲区，在PHY重置结束后必须为空，并且在PHY退出电气空闲状态时也必须为空（因为TX缓冲区在进入空闲状态之前会被清空）。PHY必须以类似的方式使用RxDataValid。当PIPE接口以8 GT/s运行时，TxDataValid和RxDataValid必须每N个数据块正好撤销一次时钟信号，其中N对于8位宽的接口是4，对于16位宽的接口是8，对于32位宽的接口是16。MAC必须在重置后或退出电气空闲状态后立即在第N个传输的数据块结束后撤销TxDataValid信号。图8-9展示了8位接口下TxDataValid的时序示例，图8-10展示了16位接口下的时序示例。PHY必须在重置后或退出电气空闲状态后，立即在第N个通过PIPE接口接收的数据块结束后撤销RxDataValid信号。图8-11展示了16位宽接口下RxDataValid和其他与Rx相关的信号的时序示例。



RxValid 的断言表示 PHY 已经实现了块对齐。
RxValid 的断言与第一个 RxStartBlock 同步。
RxDataValid 可以在 RxValid 切换之前或最晚与 RxValid 切换时相同的时钟周期内被断言。
BlockAlignControl 的断言取消（de-assertion）与 RxStartBlock 之间没有必要的关联。