EDA数字系统设计与VHDL课程大作业
题目一:数字频率计设计(平台实现)★
(1) 能对输入的方波信号频率进行采样;
(2) 采样频率范围为0~5999999Hz,以1Hz为单位进行显示;
(3) 采用七个七段数码管显示当前采样的频率值,如采样频率值为500HZ,则只显示500,而不显示0000500(即前面4个0不显示);
(4)本电路系统板输入时钟为6MHz。
完整数字系统设计代码及其报告下载:EDA源码报告点这里
VHDL部分代码:
实验测试图:
完整数字系统设计代码及其报告下载:EDA源码报告点这里