EDA数字系统设计与VHDL课程大作业

EDA数字系统设计与VHDL课程大作业

题目一:数字频率计设计(平台实现)★

(1) 能对输入的方波信号频率进行采样;
(2) 采样频率范围为0~5999999Hz,以1Hz为单位进行显示;
(3) 采用七个七段数码管显示当前采样的频率值,如采样频率值为500HZ,则只显示500,而不显示0000500(即前面4个0不显示);
(4)本电路系统板输入时钟为6MHz。

完整数字系统设计代码及其报告下载:EDA源码报告点这里
VHDL部分代码:
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-zKapu3t4-1639400535895)(C:/Users/Lenovo/AppData/Local/Temp/ksohtml/wpsEF83.tmp.jpg)]
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Qpqm96NB-1639400642158)(C:/Users/Lenovo/AppData/Local/Temp/ksohtml/wpsEF84.tmp.jpg)]

实验测试图:
img

完整数字系统设计代码及其报告下载:EDA源码报告点这里
在这里插入图片描述
在这里插入图片描述在这里插入图片描述

  • 4
    点赞
  • 33
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

陈陈不会敲代码

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值