- 博客(4)
- 收藏
- 关注
RSS订阅原创 学习笔记03：高云FPGA学习
②进行仿真配置过程如下图，在进行仿真配置（鼠标右键--Add to Project--Simulation Configuration ）的过程中有2个点是容易忘记的，在此提醒。以型号为“GW5A-EV25MG196SC2/I1”的高云FPGA情况为例，该型号高云FPGA具有逻辑单元-查找表（LUT4）23040个，逻辑单元-寄存器（REG）23040个，BSRAM为1008Kb。是构成高云半导体 FPGA 产品内核的基本单元，如图2-2所示，每个基本单元可由。高云FPGA的组成如图2-1所示，由。
2024-03-30 19:25:17
530
原创 学习笔记02：外设接口-USB接口
复位信号（Reset）：D+ and D- < VOL for >= 10ms（保持大于10ms） 差分信号1(J状态)：D+ > VOH (2.8V)and D- < VOL (0.3V) 差分信号0(k状态)：D- > VOH and D+ < VOL。 SYNC： 3个重复的K/J状态切换，后跟随2位时间的K状态。 EOP：持续2位时间的SEO信号，后跟随1位时间的J状态。总线供电设备：设备由电源线VBus(5v)与GND 供电。 IDLE状态：J状态–数据发、送前后总线的状态。
2024-03-28 22:03:53
128
原创 学习笔记01：ASIC、FPGA、SOC设计流程比较
此外，如果是前端修 timing 违例，一般会修的很快，但是会带来一个重大的问题，代码被前端修改后是否存在新的 bug，还需重新仿真确认，仿真会消耗掉数以月计的时间，所以除非万不得已，不会找前端修 timing。前者在写代码的过程中，具有极强的大局观，能够在书写 Verilog HDL、描述逻辑功能的同时，还能够兼顾逻辑综合、STA、 P&R、DFX、功耗分析等多方面因素，最终提供一份另其他环节的工程师都赏心悦目的代码。不同类型的芯片都不同的选择，如数字信号处理类芯片，偏好 MATLAB。
2024-03-28 21:31:54
990
原创 读书笔记01：手把手教你学FPGA设计(至简设计法)
状态机的一定二转三段式，即一定义状态机的状态、二定义状态转移的条件（组合逻辑）、三段式（第一段为次态迁移到现态-时序逻辑、第二段为描述状态转移条件判断-组合逻辑、第三段为设计信号的输出-时序逻辑）①刷新优先的原则：为了保证刷新的可靠性，必须采用刷新优先原则，即同时有刷新请求、读请求、写请求，则必须要优先满足刷新请求。①SDRAM是电容存储的器件，所以初始化完成后，FPGA要定时给SDRAM刷新命令，同时刷新是针对存储器的一行中所有存储体，内部有一个行地址生成器用来依次生成刷新行地址。
2024-03-27 20:08:19
336
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人