【简历投递】数字IC前端设计工程师-北京

1、兆易创新

（社招）数字前端实现资深/主管工程师

岗位描述：
1、从事 MCU 芯片的数字前端实现工作， 包括逻辑综合、 一致性检查、静态时序分析等；
2、从事低功耗架构设计、功耗分析等工作；
3、从事 FPGA 实现工作， 例如 FPGA 逻辑综合、时序分析；
4、参与前端实现评审；
5、 协助 MCU 新产品的前期评估工作，包括但不限于性能、面积、功耗等。
任职要求：
1、统招硕士及以上学历，微电子/电子/电路/通信/自动化等相关专业；
2、熟悉数字前端实现工作， 例如逻辑综合（Synthesis） 、 一致性检查（FM） 、 静态时序分析（STA）；
3、熟悉 SOC 低功耗设计工作， 例如低功耗架构设计、 UPF、 功耗分析；
4、熟悉 FPGA 实现工作，例如 FPGA 逻辑综合、时序分析；
5、熟悉数字前端实现领域的各种 EDA 工具,例如 Design Compiler, Formality, PrimeTime，PrimePower， VCLP、 PowerArtist ；
6、熟悉 linux 操作系统和各种脚本语言。

投递进度

https://app.mokahr.com/m/candidate/applications/deliver-query/gigadevice

2、海尔集成电路

（X招）IC前端设计工程师

主要职责:
1、参与芯片产品的设计、功能定义及芯片架构的方案讨论；
2、负责芯片产品的数字前端设计与验证；
3、参与芯片产品的测试、Debug工作，并提交优化方案；
4、完成技术资料和产品文档的编写、维护、归档等工作；
5、积极配合、执行领导交办的其他事项。
岗位要求:
1、熟悉RTL代码，仿真，音视频解码、图像算法、CPU、接口电路；
2、有RTL设计经验者优先；
3、较强的钻研精神、耐心细致的工作态度、优秀的团队合作精神；
4、本科及以上学历，电子、通讯类相关专业。

IC前端设计工程师

面试流程：
先自我介绍，
再就是根据简历提问，介绍一下I2C协议（简历中提到），SPI协议几条线，SPI、I2C、UART的区别（速度，带宽，波特率等）。问的很具体！
SDRAM的自动刷新的设计部分，异步FIFO介绍，慢时钟到快时钟的设计，亚稳态，建立时间，对IC前端设计的了解，D触发器的具体结构。
后续提问时间。
————————————————
版权声明：本文为CSDN博主「WLJ_jun」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/WLJ_jun/article/details/127558544

我的面试问题：
先自我介绍：2分钟
流水线深度与主频，主频越高越好吗
同步异步概念：可以说同步异步、串行并行概念
多核结构是如何配合的
CMOS的具体结构
D触发器
编解码协议知道多少
时序约束的重要性
ESD防护原理
如何解决电容电感啸叫
板卡上有哪些芯片
写verilog用什么工具，编译器
按照简历上的项目说了很多：RISC-V指令集是什么，本项目主频是多少，单步调试功能是否要实现，ICB总线，指令集，编写的.c文件这是怎样在你自己设计的SOC上跑起来的

3、龙芯中科

（校招）SoC结构设计工程师

岗位职责：
1.协助负责芯片Soc集成，外围IP设计与验证；
2.协助进行芯片的系统调试，性能分析和优化；
3.承担重要模块的开发和验证工作；
4.协助负责芯片主要IP的开发维护工作。
任职资格：
1、计算机、微电子及集成电路等相关专业，硕士及以上学历；
2、学科基础扎实，优秀的自学能力。

（校招）多核结构设计工程师

岗位职责：
1、从事高端处理器芯片的结构逻辑设计与实现。
2、主要方向包括片内互连、片间互连、存储系统、IO系统等。
任职资格：
1、计算机、微电子、自动化及集成电路等相关专业，硕士及以上学历；
2、熟悉Linux开发环境
3、了解计算机体系结构和微体系结构原理及实现；
4、具有扎实的数字电路理论基础，具有数字集成电路设计经验，了解数字集成电路的设计流程及主流工具，不限于以下：
a) 有数字前端设计经验，熟练使用Verilog或VHDL语言；熟悉仿真工具如NC-Verilog，VCS等；
b) 了解静态时序(STA)分析，熟悉相应的Synopsys或Cadence EDA工具；
c) 了解或参与过FPGA开发、芯片设计流片，掌握示波器、逻辑分析仪等硬件调试工具；
5、有处理器、桥片、片上总线、存储器接口、PCIe协议或其他协议高速串行互连的设计等实际项目开发经验者优先；
6、具有独立分析问题，解决问题的能力，良好的团队合作精神、沟通协作能力和敬业精神。

4、紫光同芯

（校招）数字IC设计/验证工程师-2023

岗位职责：
1.参与芯片架构设计和模块设计；
2.参与数字电路前端设计开发，包括RTL设计，仿真验证，形式验证，RTL综合，时序验证，DFT，ATPG等工作；
3.参与芯片FPGA原型验证工作；参与芯片测试方案设计，并完成测试工作；
4.协助测试工程师进行量产测试方案设计，支持量产测试调试。
任职要求：
1.硕士及以上学历，微电子、电子工程等相关专业；
2.了解IC设计流程和相关EDA工具；
3.了解Verilog和SV语言，了解python语言，了解UVM验证方法学。

5、君正

（校招）IC前端设计工程师

6、时代民芯（中国航天）

（校招）数字集成电路设计工程师

7、大唐微电子

（校招）数字前端工程师

工作职责
1、完成模块设计并进行初步仿真、代码语法检查等工作。
2、完成相应接口的协议学习及IP集成工作
3、支持系统仿真，流程实现工作。
任职资格
1.具有扎实的数字电路基础，熟悉verilog、SystemVerilog、perl、tcl等语言，掌握linux系统中基本的操作命令；能够根据需求进行模块化设计，并进行相应的仿真验证；熟悉AMBA总线、USB、SPI、I2C、I2S、ISO7816、ISO14442、UART、LCD、Ethernet、SDeMMC等协议规范者优先；
3.硕士生及以上学历，数学系、电子科学与技术、电子信息等理工类

（校招）数字前端工程师

8、晓程科技

（社招）数字IC前端设计工程师

职位描述
1． 负责算法到RTL的代码实现，仿真和验证,以及逻辑综合；
2． 负责FPGA验证平台环境的建立以及功能验证。
职位要求：
1．本科以上学历， 微电子学，通信，电子及计算机相关专业；
2．1年以上使用Verilog语言进行电路设计经验，掌握VCS, Design Compiler, Prime Time等EDA工具；
3．熟悉ASIC设计开发流程，具有功能验证，时序分析的相关经验；
4．熟悉Altera/Xilinx FPGA及其设计开发工具，能够对数字代码进行FPGA的验证；
5．具有ARM知识者优先。

（社招）数字IC前端设计工程师

9、杰发科技

暂无合适岗位

10、中科昊芯

处理器/SoC设计工程师/数字集成电路前端设计工程师

岗位职责：.
1、负责设计符合SPEC要求的ASIC,通常情况下，该ASIC是处理器内核中或者SoC中的Module;
2、负责基于已有IP进行定制化WRAP设计,或者对已有自研IP进行功能修改;
3、配合验证人员的工作。
任职要求：
1、计算机、微电子、电好工程等相关专业,硕士及以上学历;
2、 掌握Verilog/SystemVerilog硬件描述语言;
3、熟悉综合、时序分析等基本知识;
4、熟悉计算机体系结构者优先;
5、有CPU/GPU/DSP/MCU或类似处理器的设计开发经验,有流片经验尤佳;
6、有较强的自学能力,较强的动手能力，好的团队协作精神。

处理器/SoC设计工程师/数字集成电路前端设计工程师

Fpga开发程师

岗位职责：
1、参与SOC芯片的FPGA原型开发及验证测试工作;
2、开发FPGA原型验证评台，完成从ASIC到FPGA的RTL代码转换及 系统集成;
3、完成FPGA的仿真调试，并协助软硬件部]进行问题定位及功能测试;
4、 参与嵌入式DSP平台的功能软件代码调试和验证。
定位及功能测试；
任职要求：
1、熟悉FPGA设计与原型验证流程、熟练使用EDA工具， 如Vivado、 Synplify、 VCS等;
2、熟练掌握Verilog/SystemVerilog语言、 熟练掌握嵌入式C语言编程;
3、子、计算机等相关专业本科以上学历;
4、熟悉xilinx器件结构者优先、熟悉使用TI DSP者优先;
5、能熟练使用示波器等电子调试工賭优先。

11、启珑微电子

暂无岗位

12、小米

（校招）CPU架构工程师-手机

职位描述
1.负责处理器的模块开发。
2.负责模块或处理器的PPA评估分析。
3.与验证.中后端紧密合作，保证设计质量和PPA持续优化。
职位要求
1.熟悉计算机体系结构，对处理器有一定的理解，如流水线.分支预测.cache结构等；
2.有扎实的数字电路设计能力，熟悉低功耗设计，掌握一定的PPA优化方法；
3.有处理器/DSP/Cache/AI处理器等设计经验优先；

（校招）芯片架构设计工程师-SOC方向

职位描述
1、主导和参与芯片需求分析、分解和管理、整芯片关键特性取舍分析和决策、竞品分析和竞争力规划等工作；
2、主导和参与芯片系统架构设计、专项领域（处理器、性能、功耗、存储、安全、维测等）方案设计等工作；
3、主导和参与芯片相关产品规划和技术规划工作，参与长远路标制定；
4、芯片开发阶段负责带领团队进行跨领域问题拉通、关键问题攻关等工作，并参与拉通前后端、供应链、封装、套片等领域的设计一致性问题；
5、主导和参与芯片关键前沿技术预研工作。
职位要求
1、8年以上SOC芯片开发、处理器（CPU/GPU/DSA）设计等领域工作经验；
2、熟悉处理器体系结构、SOC芯片系统架构、芯片前后端和封装、套片等相关系统知识；
3、掌握SoC性能、功耗评估，多媒体流程，异构协同等相关知识，有实践经验者优先；
4、作为开发交付第一责任人或者系统架构第一责任人主导完成过至少一款大型复杂SOC芯片设计者优先；
5、对AI前沿技术、处理器前沿技术、chiplet前沿技术等有深入了解者优先；
6、有长期消费类芯片设计开发者优先；
7、良好的文档能力以及主动沟通、组织、团队协作能力.

校园招聘

https://hr.xiaomi.com/campus

13、中科本原

（社招）数字集成电路前端设计

岗位职责：
1、参与SoC芯片的架构设计和系统设计；
2、完成模块级结构设计、RTL设计验证等工作；
3、参与功耗、面积和性能的优化；
4、负责SoC的电路综合、后端交互；
5、参与芯片设计流程建设；
6、负责设计文档编写。
任职要求：
1、计算机、微电子、电子工程等相关专业硕士及以上学历；
2、熟悉Verilog/SystemVerilog等硬件描述语言；
3、熟悉电路综合、时序分析等基本知识；
4、熟悉SoC设计/综合/STA工作，有大规模SoC设计经验者优先；
5、熟练使用DC、VCS、PT等EDA工具；
6、具备良好的文档写作和团队协作能力。
简历投递邮箱
qian.zuo@fdmtek.com（北京） asic_qd@163.com（青岛）
联系电话
13810386240（北京） 18560689772（青岛）

数字集成电路前端设计

14、北斗星通

（校招）数字前端设计工程师

地点：北京 所需经验：无 学历：硕士 部门：和芯星通 2023.05.22
邮箱campus@BDStar.com
联系电话010-69939966

数字前端设计工程师

15、嘉楠科技

（校招）CPU设计工程师

职位描述
1、基于RISC-V的CPU微架构设计；
2、负责编写模块设计文档和RTL代码；
3、参与微结构性能分析和改进；
4、负责芯片时序分析和时序优化；
5、与验证团队合作，完善功能和代码覆盖率。
职位要求
1、本科及以上学历，计算机、电子相关专业；
2、熟悉处理器体系结构；
3、熟悉数字电路设计流程；
4、熟悉Verilog语言，汇编和C语言编程；
5、良好的团队合作精神，积极的工作态度。

CPU设计工程师

（校招）高能效芯片前端数字设计工程师（北京）

职位描述
1、负责高能效芯片模块的需求分解，微架构设计，文档编写以及RTL实现；
2、负责模块的综合以及功耗，性能和时序优化；
3、负责模块的基本功能验证；
4、协助验证工程师完成模块的功能验证和门后仿验证；
5、协助后端完成约束文件设计、优化及检查工作。
职位要求
1、本科及以上学历，微电子、计算机、电子信息等相关专业；
2、系统学习过数字电路设计等相关电子技术课程；
3、熟悉芯片设计流程中的数字电路设计与验证流程及所使用的相关工具；
4、熟悉Verilog及system Verilog，掌握或熟悉一种脚本语言；
5、有责任心、有较强的学习热情以及团队协作能力。
6、有流片经验或者IC项目经验者优先。

高能效芯片前端数字设计工程师