基于FPGA的病房呼叫系统的各模块附带代码

最新推荐文章于 2024-08-08 10:28:02 发布
最新推荐文章于 2024-08-08 10:28:02 发布
阅读量242 收藏 8
点赞数 5
文章标签： fpga 嵌入式硬件 单元测试 健康医疗 源代码管理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_51369049/article/details/140732671
版权

随着生活水平的提高，医疗水平也不断的提高，患者需求的及时传达就显得尤为重要，因而病房呼叫系统是医院的必备设备之一，为方便患者和医护人员之间的及时联系、提高医疗服务质量都起着极其重要的作用。

设计具有以下功能：

  1. 模拟病房呼叫输入；
  2. 显示优先级高的呼叫病房号，模拟呼叫声
  3. 对优先级低的呼叫进行存储，处理完高优先级后处理再处理

其他扩展功能可以自行针对开发板的功能模块具体设计合理的功能。

t注意：在本文中，对设计的蜂鸣器呼叫时间进行了限制，考虑实际应用，这一限制不太合理，可以自行研究修改为持续呼叫。

根据功能要求，设计为7个模块：锁存器模块、数据选择器模块、时间选择器模块、计时器模块、连接器模块、蜂鸣器模块、显示器模块。（每个模块的具体内容请移步上一篇文章《基于FPGA的病房呼叫系统》）。以及最后设计顶层封装，将各个模块连接。

锁存器模块的VHDL语言设计

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY SUOCUNQI IS

PORT(REST:IN STD_LOGIC_VECTOR(7 DOWNTO 0);//复位信号，高电平表示复位不工作，低电平表示复位

SIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0);//8个输入信号

SOUT1:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);//输出信号与LED灯相连，使得有呼叫信号时，与病房相对应的灯亮

SOUT2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);//输出信号连接数据选择器对信号进行选择

SOUT3:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)//输出信号控制计时模块中的SP信号

);

END SUOCUNQI;

ARCHITECTURE latch OF SUOCUNQI IS

 SIGNAL SOUT:STD_LOGIC_VECTOR(7 DOWNTO 0);

BEGIN

 PROCESS(REST,SIN)//复位信号和输入信号为敏感信号

BEGIN

IF REST(0)='1'AND SIN(0)='1'THEN SOUT(0)<='1';//进程内为顺序语句

     ELSE SOUT(0)<='0';

    END IF;

    IF REST(1)='1'AND SIN(1)='1'THEN SOUT(1)<='1';

     ELSE SOUT(1)<='0';

    END IF;

    IF REST(2)='1'AND SIN(2)='1'THEN SOUT(2)<='1';

     ELSE SOUT(2)<='0';

END IF;

    IF REST(3)='1'AND SIN(3)='1'THEN SOUT(3)<='1';

     ELSE SOUT(3)<='0';

END IF;

    IF REST(4)='1'AND SIN(4)='1'THEN SOUT(4)<='1';

     ELSE SOUT(4)<='0';

END IF;

    IF REST(5)='1'AND SIN(5)='1'THEN SOUT(5)<='1';

     ELSE SOUT(5)<='0';

END IF;

IF REST(6)='1'AND SIN(6)='1'THEN SOUT(6)<='1';

     ELSE SOUT(6)<='0';

END IF;

IF REST(7)='1'AND SIN(7)='1'THEN SOUT(7)<='1';

     ELSE SOUT(7)<='0';

END IF;

 END PROCESS;

 SOUT1<=SOUT;

 SOUT2<=SOUT;

 SOUT3<=SOUT;

END ARCHITECTURE latch; 

数据选择器模块的VHDL语言设计

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY DATA_SELECT IS

 PORT(SOUT:IN STD_LOGIC_VECTOR(7 DOWNTO 0);

YOU1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);

YOU2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)

);

END DATA_SELECT;

ARCHITECTURE Data_selector OF DATA_SELECT IS

SIGNAL YOU:STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

 PROCESS(SOUT,YOU)//对病房号进行选择

 BEGIN//if多选择语句自顶向下的优先特性，先描述的优先级高，后描述的优先级低，1号优先级最高，8号优先级最低

IF SOUT(0)='1' THEN YOU<="0001";//SOUT(0)为高电平时，输出1号病房

ELSE IF SOUT(1)='1' THEN YOU<="0010";

ELSE IF SOUT(2)='1' THEN YOU<="0011";

ELSE IF SOUT(3)='1' THEN YOU<="0100";

ELSE IF SOUT(4)='1' THEN YOU<="0101";

ELSE IF SOUT(5)='1' THEN YOU<="0110";

ELSE IF SOUT(6)='1' THEN YOU<="0111";

ELSE IF SOUT(7)='1' THEN YOU<="1000";

ELSE YOU<="0000";

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END PROCESS;

YOU1<=YOU;

YOU2<=YOU;

END ARCHITECTURE Data_selector;

时间数据选择的VHDL语言设计

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TIME_SELECT IS

 PORT(REST:IN STD_LOGIC_VECTOR(7 DOWNTO 0);//复位信号

SOUT3:IN STD_LOGIC_VECTOR(7 DOWNTO 0);//控制计时模块的SP信号

YOU1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

ZQ:OUT STD_LOGIC;//对应计时器SP

LJ:OUT STD_LOGIC//对应计时器的复位信号REST

);

END TIME_SELECT;

ARCHITECTURE Time_selector OF TIME_SELECT IS

BEGIN

 PROCESS(YOU1)

 BEGIN//if多选择语句自顶向下的优先特性

IF YOU1="0001" THEN LJ<=REST(0);//如果当前优先级最高的信号为1号病房，则将1号病房的复位信号状态赋给LJ信号

ELSE IF YOU1<="0010" THEN LJ<=REST(1);

ELSE IF YOU1<="0011" THEN LJ<=REST(2);

ELSE IF YOU1<="0100" THEN LJ<=REST(3);

ELSE IF YOU1<="0101" THEN LJ<=REST(4);

ELSE IF YOU1<="0110" THEN LJ<=REST(5);

ELSE IF YOU1<="0111" THEN LJ<=REST(6);

ELSE IF YOU1<="1000" THEN LJ<=REST(7);

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END PROCESS;

PROCESS(SOUT3)

BEGIN

IF YOU1="0001" THEN ZQ<=SOUT3(0);// 如果当前优先级最高的信号为1号病房，则将1号病房信号状态赋给ZQ信号

ELSE IF YOU1<="0010" THEN ZQ<=SOUT3(1);

ELSE IF YOU1<="0011" THEN ZQ<=SOUT3(2);

ELSE IF YOU1<="0100" THEN ZQ<=SOUT3(3);

ELSE IF YOU1<="0101" THEN ZQ<=SOUT3(4);

ELSE IF YOU1<="0110" THEN ZQ<=SOUT3(5);

ELSE IF YOU1<="0111" THEN ZQ<=SOUT3(6);

ELSE IF YOU1<="1000" THEN ZQ<=SOUT3(7);

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END IF;

END PROCESS;

END ARCHITECTURE Time_selector;

计时器的VHDL语言设计

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY TIME IS

PORT(REST,SP,CLK:IN STD_LOGIC;

SECOND1,SECOND2,MINUTE:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

END ENTITY TIME;

ARCHITECTURE timer OF TIME IS

SIGNAL TIMECLK:STD_LOGIC;

SIGNAL SEC1,SEC2,MIN:STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

SECOND1(3 DOWNTO 0)<=SEC1(3 DOWNTO 0);

SECOND2(3 DOWNTO 0)<=SEC2(3 DOWNTO 0);

MINUTE(3 DOWNTO 0)<=MIN(3 DOWNTO 0);

PROCESS(CLK,SP)

VARIABLE CNT:INTEGER RANGE 0 TO 120;//相当于一个加法器

BEGIN

IF (CLK'EVENT AND CLK='1') AND SP='1' THEN CNT:=CNT+1;

IF CNT<60 THEN TIMECLK<='1';

ELSIF CNT<120 THEN TIMECLK<='0';

ELSE CNT:=0;TIMECLK<='0';？

END IF;

END IF;

END IF;

IF REST='0' THEN//复位，即响应信号，计时器归0

MIN<="0000";SEC2<="0000";SEC1<="0000";

ELSE //未响应呼叫信号

IF TIMECLK'EVENT AND TIMECLK='1' THEN

IF SEC1<"1001"THEN SEC1<=SEC1+1;//如果秒的个位数字小于9，则+1

  ELSE SEC1<="0000";

IF SEC2<"0101"THEN SEC2<=SEC2+1;//如果秒的十位数字小于9，则+1

  ELSE SEC2<="0000";

IF MIN<"1001"THEN MIN1<=MIN1+1;//如果分钟数字小于9，则+1

  ELSE MIN<="0000";

END IF;

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

END PROCESS;

END timer;

连接模块的VHDL语言设计

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY CONNECT IS

PORT(SECOND1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

SECOND2:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

MINUTE:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

JISHI:OUT STD_LOGIC_VECTOR(11 DOWNTO 0));

END ENTITY CONNECT;

ARCHITECTURE ONE OF CONNECT IS

BEGIN

JISHI(11 DOWNTO 8)<=SECOND1;

JISHI(7 DOWNTO 4)<=SECOND2;

JISHI(3 DOWNTO 0)<=MINUTE;

END ARCHITECTURE ONE;

蜂鸣器模块的VHDL语言设计

（该部分应根据实际应用修改为持续呼叫，以下代码仅作参考）

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY FENGMING IS

PORT(BCD:IN STD_LOGIC_VECTOR(11 DOWNTO 0);

MING:OUT STD_LOGIC);

END ENTITY FENGMING;

ARCHITECTURE buzzer OF FENGMING IS

SIGNAL ING:STD_LOGIC;

BEGIN

PROCESS(BCD)

 BEGIN//11-8位对应秒的个位

  IF BCD="000000000000" THEN ING<='1';

  ELSE IF BCD="000100000000" THEN ING<='0';//1秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="001000000000" THEN ING<='0';//2秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="001100000000" THEN ING<='0';//3秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="010000000000" THEN ING<='0';//4秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="010100000000" THEN ING<='0';//5秒，输出低电平，蜂鸣器工作

  ELSE ING<='1';//其他时间，输出高电平，蜂鸣器不工作

  IF BCD=000000000011" THEN ING<='0';//3-0位对应分钟，灯亮3分钟0秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="000100000011" THEN ING<='0';//3分1秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="001000000011" THEN ING<='0';// 3分2秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="001100000011" THEN ING<='0';// 3分3秒，输出低电平，蜂鸣器工作

  ELSE IF BCD="010000000011" THEN ING<='0';// 3分4秒，输出低电平，蜂鸣器工作

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

  END IF;

MING<=ING;

END PROCESS;

END ARCHITECTURE buzzer;

显示模块的VHDL语言设计

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

USE IEEE.STD_LOGIC_ARITH.ALL;

ENTITY DISPLAY IS

PORT(CLK:IN STD_LOGIC;

SECOND1,SECOND2,MINUTE:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

YOU:IN STD_LOGIC_VECTOR(3 DOWNTO 0);//数据选择优先级最高的病房号和时间选择

DISP:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);//七段数码管，低电平有效

LEDCS:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));//显示等待时间和病房号

END ENTITY DISPLAY;

ARCHITECTURE show OF DISPLAY IS

SIGNAL CLK_1K:STD_LOGIC;

SIGNAL DATA:STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

PROCESS(CLK)

 VARIABLE CNT:INTEGER RANGE 0 TO 20;//1k的扫描信号

  BEGIN

  IF RISING_EDGE(CLK)THEN CNT:=CNT+1;

  IF CNT<10 THEN CLK_1K<='1';

  ELSIF CNT<20 THEN CLK_1K<='0';

  ELSE CNT:=0;CLK_1K<='0';？

  END IF;

  END IF;

  END IF;

END PROCESS;

PROCESS (CLK_1K)

 VARIABLE CNT2:STD_LOGIC_VECTOR(3 DOWNTO 0);

 VARIABLE CON3:INTEGER RANGE 0 TO 2;

 VARIABLE CIN:INTEGER RANGE 0 TO 2500000;？

BEGIN

IF CLK_1K'EVENT AND CLK_1K='1'THEN CNT2:=CNT2+1;

IF CNT2="0001" THEN LEDCS<="00001000";--片选信号

DATA<=MINUTE;

ELSE IF CNT2="0010" THEN LEDCS<="00000010";

DATA<=SECOND2;

ELSE IF CNT2="0011" THEN LEDCS<="00000001";

DATA<=SECOND1;

ELSE IF CNT2="0100" THEN LEDCS<="00100010";

DATA<=YOU;

CNT2:="0000";

END IF;

END IF;

END IF;

END IF;

END IF;

END PROCESS;

PROCESS(DATA)

 BEGIN

 CASE DATA IS

 WHEN "0000"=>DISP<="01000000";//0，七段数码管共阳极低电平有效dp,g,f,e,d,c,b,a

 WHEN "0001"=>DISP<="01111001";//1

 WHEN "0010"=>DISP<="00100100";//2

 WHEN "0011"=>DISP<="00110000";//3

 WHEN "0100"=>DISP<="00011001";//4

 WHEN "0101"=>DISP<="00010010";//5

 WHEN "0110"=>DISP<="00000010";//6

 WHEN "0111"=>DISP<="01111000";//7

 WHEN "1000"=>DISP<="10000100";//8

 WHEN "1001"=>DISP<="10010000";//9

 WHEN "1100"=>DISP<="11111111";//高电平无效

 WHEN OTHERS=>NULL;

 END CASE;

 END PROCESS;

 END show;

顶层封装整体程序

（采用元件例化语句将每个模块集合起来）

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY ward IS

PORT(SIN_ain:IN STD_LOGIC_VECTOR(7 DOWNTO 0);

REST_ain:IN STD_LOGIC_VECTOR(7 DOWNTO 0);

CLK_ain:IN STD_LOGIC;

MING_out,L:OUT STD_LOGIC;

SCOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

LEDCS_out:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

DISP_out:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)

);

END ward;

ARCHITECTURE gather OF ward IS

COMPONENT SUOCUNQI

PORT(REST:IN STD_LOGIC_VECTOR(7 DOWNTO 0);

SIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0);

SOUT1:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

SOUT2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

SOUT3:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));

END COMPONENT;

COMPONENT DATA_SELECT

PORT(SOUT:IN STD_LOGIC_VECTOR(7 DOWNTO 0);

YOU1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);

YOU2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

END COMPONENT;

COMPONENT TIME_SELECT

PORT(REST:IN STD_LOGIC_VECTOR(7 DOWNTO 0);--复位信号

SOUT3:IN STD_LOGIC_VECTOR(7 DOWNTO 0);--控制计时模块的SP信号

YOU1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

ZQ:OUT STD_LOGIC;--对应计时器SP

LJ:OUT STD_LOGIC);--对应计时器的复位信号REST

END COMPONENT;

COMPONENT TIME

PORT(REST,SP,CLK:IN STD_LOGIC;

SECOND1,SECOND2,MINUTE1,MINUTE2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

END COMPONENT;

COMPONENT CONNECT

PORT(SECOND1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

SECOND2:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

MINUTE1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

MINUTE2:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

JISHI:OUT STD_LOGIC_VECTOR(15 DOWNTO 0));

END COMPONENT;

COMPONENT FENGMING

PORT(BCD:IN STD_LOGIC_VECTOR(15 DOWNTO 0);

MING:OUT STD_LOGIC);

END COMPONENT;

COMPONENT DISPLAY

PORT(CLK:IN STD_LOGIC;

SECOND1,SECOND2,MINUTE1,MINUTE2:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

YOU:IN STD_LOGIC_VECTOR(3 DOWNTO 0);--数据选择优先级最高的病房号和时间选择

DISP:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

LEDCS:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));--病房对应的LED灯

END COMPONENT;

SIGNAL A:STD_LOGIC_VECTOR(7 DOWNTO 0);

SIGNAL B:STD_LOGIC_VECTOR(15 DOWNTO 0);

SIGNAL C:STD_LOGIC;

SIGNAL D:STD_LOGIC;

SIGNAL E:STD_LOGIC_VECTOR(7 DOWNTO 0);

SIGNAL F:STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL G:STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL H:STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL I:STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL J:STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL K:STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

U1:SUOCUNQI PORT MAP(SIN=>SIN_ain,SOUT1=>A,REST=>REST_ain,SOUT3=>E,

SOUT2=>SCOUT);

U2:DATA_SELECT PORT MAP(SOUT=>A,YOU1=>F,YOU2=>G);

U3:TIME_SELECT PORT MAP(LJ=>C,ZQ=>D,REST=>REST_ain,SOUT3=>E,YOU1=>F);

U4:TIME PORT MAP(REST=>C,SP=>D,CLK=>CLK_ain,SECOND1=>H,SECOND2=>I,

                 MINUTE1=>J,MINUTE2=>K);

U5:CONNECT PORT MAP(JISHI=>B,SECOND1=>H,SECOND2=>I,MINUTE1=>J,MINUTE2=>K);

U6:FENGMING PORT MAP(BCD=>B,MING=>MING_out);

U7:DISPLAY PORT MAP(DISP=>DISP_out,LEDCS=>LEDCS_out,YOU=>G,CLK=>CLK_ain,

                    SECOND1=>H,SECOND2=>I,MINUTE1=>J,MINUTE2=>K);

END gather;

奋斗ing的小千
关注
  • 5
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
_混沌系统的FPGA实现
FPGA/MATLAB学习教程/源码/项目合作开发
09-30 6581
首先，我们使用MATLAB进行仿真，得到如下结果： 然后，我们使用FPGA进行实现 此时，式中A=10，B=28，C=8/3为典型参数。 为便于用FPGA实现连续混沌系统，可以采用Euler算法对式进行离散化处理，得到如下离散化方程： 本系统我们采用IEEE754单精度表示方法进行表示，可以得到如下的结果。 0.99：3F7D70A3 0.999：3F7FBE76 0.01：3C23D70A 0.001：3A83126E 0.028：3CE56041 0.99...
基于FPGA的医疗呼叫系统设计与实现,verilog源码+word版文档，quartusii平台开发。
06-01
基于FPGA的医疗呼叫系统设计与实现,verilog源码+word版论文，quartusii平台开发。 医院的管理模式必须实现由经验管理向信息管理的转变,向智能化,电子化,信息化,网络化的高科技管理模式的方向发展,只有这样才能适应现代化医院科学管理的需要。医院呼叫系统可实现对医院病房的智能化管理,它有着实现呼叫、求救报警、显示等功能,为医院和患者都带来方便。研究并设计了基于FPGA的医院呼叫系统，希望为提高医院服务水平，改善患者的医疗条件做出一些有益的探索。
基于FPGA病房呼叫系统
11-03
一、设计（论文）内容 1. 用1～5个开关模拟5个病房的呼叫输入信号，1号优先级最高；1～5优先级依次降低； 2. 用一个数码管显示呼叫信号的号码；没信号时显示0；有多个信号呼叫时，显示优先级最高的呼叫号（其他呼叫用指示灯显示）； 3. 凡有呼叫发出5秒的呼叫声； 4. 对低优先级的呼叫进行存储，处理完高优先级的呼叫，再进行低优先级呼叫的处理（附加）。
基于FPGA的呼叫设备verilog开发
FPGA/MATLAB学习教程/源码/项目合作开发
11-28 1834
随着集成电路技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，Verilog语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。
【医院呼叫系统】基于FPGA的简易医院呼叫系统实现
FPGA/MATLAB学习教程/源码/项目合作开发
06-17 3558
设计一个FPGA对LED进行静态和动态显示的数字时钟控制NBW-8路主机可接8个分机的系统。根据系统设计要求，系统的组成如框图，包括主机FPGA对LED进行静态和动态显示的数字时钟控制程序，以及各个分机电路模板。系统具有以下功能：1.主机有LED显示：主机采用显示屏，可显示护理级别，系统状态。主机面板有16/8个双色LED指示灯，可显示每个分机的工作状态。2.不间断呼叫：主机可显示多路分机的呼叫，并记忆保持。3.二级护理：可在主机上设计护理级别，有高级和普通二种护理级......
病房呼叫系统 模块 硬件 FPGA开发 VHDL语言 Quartus II软件
07-27
随着现场可编程门阵列(FPGA)技术的成熟及其广泛应用，基于FPGA的病房呼叫系统设计成为可能。此类系统不仅能够有效提升医疗服务水平，还能满足患者对于紧急情况下的快速响应需求。 #### 二、FPGA与VHDL语言 ##### ...
基于FPGA的AFDX终端系统模块设计
01-19
摘要：本文在研究航空全双工交换式以太网实时传输协议的基础上，...AFDX）实时传输协议的基础上，分析了基于CPCI接口的双冗余AFDX终端测试系统通讯模块的设计原理，重点介绍了支持热插拔的CPCI接口电源电路分析、FPGA
基于FPGA的RFID系统解码模块设计
07-29
基于FPGA的RFID系统解码模块设计 根据ISO/IEC15693标准，设计了一种基于FPGA的RFID系统解码模块，实现了从带干扰的返回信号中精确的提取标签信息的功能。该设计直接影响识别的准确性。 1. ISO/IEC15693协议 ISO/...
【嵌入式硬件】快衰减和慢衰减
qq_39200110的博客
07-23 4031
在使用直流有刷电机驱动芯片A4950时，这款芯片采用的是PWM控制方式，我发现他的正转、反转有两种控制方式，分别是快衰减和慢衰减。
如何使用API快速打造健康医疗系统？
Sunshine博客
07-22 1224
治疗药物监测API能够帮助患者实施检测药物的使用状况，患者在食用药物的时候，能够更好的了解食用特点，以及药物背后的生产讯息。药品信息查询API：丁香园药品信息查询包含丰富的药品数据，为用户提供全面的药品信息查询。药品信息来源于权威的医疗机构和药品生产企业，确保了信息的准确性和可靠性。
vscode源代码管理的传入传出更改视图如何关闭
BinParker的博客
08-08 333
在设置里搜索 scm.showHistoryGraph 可以关闭。vscode源代码管理中下面显示的大量传入传出记录，不想显示的话。
基于Android二维码点餐系统设计与实现.docx
08-14
基于Android二维码点餐系统设计与实现.docx
和娱乐系统音乐相关的数据集
08-14
娱乐系统音乐数据集 数据说明： 数据集由 397个NES 游戏的配乐中的 5278 首歌曲组成。该数据集代表了 296个独特的作曲家，歌曲包含超过 200 万个音符。从 NES 游戏的汇编代码开始构建 NES-MDB，其中包含准确呈现 chiptune 所需的精确定时和参数值。将数据集分成训练集、验证集和测试集，确保没有作曲家出现在多个分割中。 NES合成器有五种乐器声音:两个脉冲波发生器(P1、P2)、一个三角波发生器(TR)、一个打击乐噪声发生器(NO)和一条音频取样回放通道(为了简洁省略)。每种声音都通过修改四个8位寄存器来编程，这些寄存器更新音频合成状态。使用 NES-MDB 的目的是让研究人员在研究 NES 音乐的同时，屏蔽掉古旧音频合成芯片的内部工作原理。
erlang-23.2.1-1.el7.x86-64.rpm
08-14
Erlang：RabbitMQ 是用 Erlang 编写的，因此需要 Erlang 运行时。确保安装了兼容的 Erlang 版本； Erlang：RabbitMQ 是用 Erlang 编写的，因此需要 Erlang 运行时。确保安装了兼容的 Erlang 版本； Erlang：RabbitMQ 是用 Erlang 编写的，因此需要 Erlang 运行时。确保安装了兼容的 Erlang 版本； Erlang：RabbitMQ 是用 Erlang 编写的，因此需要 Erlang 运行时。确保安装了兼容的 Erlang 版本； Erlang：RabbitMQ 是用 Erlang 编写的，因此需要 Erlang 运行时。确保安装了兼容的 Erlang 版本； Erlang：RabbitMQ 是用 Erlang 编写的，因此需要 Erlang 运行时。确保安装了兼容的 Erlang 版本； Erlang：RabbitMQ 是用 Erlang 编写的，因此需要 Erlang 运行时。确保安装了兼容的 Erlang 版本；
基于Android个人信息管理系统APP设计与实现.docx
08-14
基于Android个人信息管理系统APP设计与实现.docx
MikuTools轻量在线工具系统源码/含几十款工具
08-14
MikuTools是一个使用Vue全家桶和Nuxt.js构建的工具类网站。它提供了许多有用的工具，例如文本加密、图片处理、常用数据转换等等 二改或者新增功能的话，可以参考/pages/*.vue中的文件新建页面，也可以使用CTRL+F进行相关模块的查找，在/tools/index.js中添加相关的工具信息。 在开发方面，只需要下载源码并运行yarn install和yarn dev命令即可开始开发。如果要生成静态站点，可以运行yarn generate命令 这个源码有点像《彩虹工具箱源码》
【独家首发】基于豪猪优化算法CPO-GMDH的风电数据回归预测研究Matlab实现.rar
最新发布
08-14
【独家首发】基于豪猪优化算法CPO-GMDH的风电数据回归预测研究Matlab实现.rar
仿CNZZ网站访客流量统计系统源码/获取网站访客系统源码/网页访客抓取采集源码
08-14
源码程序：asp+sql 仿cnzz多用户统计系统 3.0，功能强大，界面完美仿照cnzz统计！支持所有浏览器不乱码，程序是完整，没有删除任何东西，请大家放心使用，想建立自己的统计站点就这么简单！ 安装的时候先还原数据库 sq_tongji_bkp_1.bak 这个来还原数据库，这是得到的原始数据库。 然后配置数据库连接文件 config\config.ini.asp、jmail邮件发送设置 require\fc.inc.asp 字段自己找 程序是完整版 没有删除任何东西！ 请大家放心使用！想建立自己的统计站点就这么简单！
【方案】人才素质盘点方案(.pptx
08-14
【方案】人才素质盘点方案(.pptx
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值