FPGA
文章平均质量分 60
喜西
菜鸟学习中
展开
-
在vivado中创建时钟分频IP核
时钟分频;MMCM;PPL;IP核原创 2024-03-18 11:34:36 · 887 阅读 · 0 评论 -
在VIVADO——SIMULATION仿真中将目标数据保存至文件
数据保存 仿真数据保存至文件原创 2023-09-01 10:38:55 · 1966 阅读 · 0 评论 -
关于Vivado中Vitis Model Composer无法打开的解决办法
Vitis Model Composer,Vivado,ChatGPT原创 2023-04-24 13:31:18 · 2297 阅读 · 2 评论 -
基于Matlab中Simulink生成FPGA-Verilog语言及联合Vivado的仿真(以卡尔曼-Kalman滤波器为例)
matlab_simulink联合Vivado;Kalman滤波器原创 2023-03-29 21:44:25 · 9249 阅读 · 17 评论 -
利用Vivado逻辑分析仪ila观察信号
vivado FPGA ila逻辑分析仪原创 2023-02-25 17:52:24 · 2130 阅读 · 2 评论 -
FPGA之Vivado工程建立
FPGA Vivado工程创建原创 2023-02-23 21:45:29 · 948 阅读 · 0 评论