异步FIFO的设计要点概括

最新推荐文章于 2024-05-20 16:18:55 发布
最新推荐文章于 2024-05-20 16:18:55 发布
阅读量418 收藏 6
点赞数 10
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_51683386/article/details/135208614
版权
异步FIFO关键点—跨时钟域

如何设计地址编码

  • 扩展bit位，保证分别空和满状态
  • 格雷码验证优势----地址位之间只相差一位，保证亚稳态现象的最小出现可能性
    在这里插入图片描述

端口IO的一般定义

在这里插入图片描述

异步FIFO的内部设计

在这里插入图片描述

  • 异步FIFO器件其实可以通过划分为5个部分进行，正如上图5个框图
设计中的注意点
  • waddr和raddr为二进制编码，而wptr和rptr则为格雷码。二者之间存在线性转换的关系
  • wptr到跨时钟域的第一个寄存器的延迟要小于wclk
  • 我们在做单bit跨时钟的时候，要求，din需要保证足够长的实际，为什么在这里，不这样要求呢？
    • 这就要注意，异步FIFO这个信号并不是必须每个都要传输，只要表示当前的ptr指向在哪里就可以，丢掉一些ptr也无所谓，因此两边的clk速率并无严格要求，我们的目标就是只要读到比较新的状态就可以

本文只是简单介绍，推荐一篇大佬的博文，写的很不错

Per_HR7
关注
  • 10
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
异步FIFO设计
02-03
摘要：本文介绍如何应用美国QUICKLOGIC公司的QUICKRAM器件设计高速、高可靠异步FIFO（AsynchronousFIFO）。 关键词：异步FIFO 异步FIFO广泛地用于计算机网络工业中进行非同步数据传送，这里的非同步指按一种速率...
FPGA之FIFO详解，初识FIFO
热门推荐
wandou0511的博客
02-06 4万+
FIFO IP介绍 在篇博客里引入FIFO IP核的概念，FIFO是FPGA中最常用的IP核，经常用在接口模块、串并转换、协议处理、数据缓存等很多场合，所以活学活用这个IP核对于后期项目开发很重要，并且灵活掌握FIFO，也是一名合格的FPGA工程师的一项基本功。 FIFO顾名思义就是First In First Out的简称，相信学过严蔚敏版数据结构的同学都有队列和堆栈的概念吧。而这里FPGA中FIFO IP核，其本质就和数据结构中的队列很相似，先进先出起到暂缓数据的作用...
Java线程池面试要点
wdjnb的博客
12-31 420
ava线程池在面试的时候问的挺多的，曾经我就在面试过程中两次被问到，面试官通过面试者对线程池的理解回答也能大致了解到面试者的实际开发经验如何，以及对多线程的理解运用有没有深入到位。 同时，面试官在切入多线程问题的时候通常也不会太过生硬，而是一步一步通过线程创建方式、线程状态切换、线程协同引导过来，整体谈下来其实也挺花时间的，会触及到多线程的方方面面，但对开发者素质确实也是一番不小的考验，今天我们也不完全铺开去描述，就仅仅针对线程池这一点来聊聊面试的时候会碰到的一些问题。 ThreadPoolExecut
操作系统基础要点摘记
Yapheits的博客
08-14 187
概述 相对路径--相对于进程的工作目录。 windows中不存在父子进程层次，创建\被创者身份平等。 被并发的进程共享的资源可以是互斥\同时共享，互斥共享的资源称为临界资源。 并发--一段时间内多个任务被轮流处理，切换很快，单核处理器，并行--某一时刻多个任务，多核或多个处理器支持。 虚拟技术：时分\空分复用 异步IO：系统调用后，调用者不阻塞进程，而是立马返回，系统调用完成后，通过状态、通知、回调来通知调用者。并发时的异步：走走停停，以不可知的速度向前推进。 操作系统功能：1.自上为用户程序
Linux C++ 进程管理器设计全攻略：通信、信息与架构深度解析
探索C++编程的奥秘，分享深入的技术见解和实践，旨在激发读者创造力与解决问题的思维。
11-06 1711
在构建了一个功能全面、响应迅速的Linux C++进程管理器后，我们来到了这个旅程的终点。在这一章节，我们将总结项目的主要成果，并探讨技术发展的趋势以及可能的未来改进方向。
Python 基础要点
runnoob_1115的博客
11-08 553
Table of Contents Python语言特性 1 Python的函数参数传递 2 Python中的元类(metaclass) 3 @staticmethod和@classmethod 4 类变量和实例变量 5 Python自省 6 字典推导式 7 Python中单下划线和双下划线 8 字符串格式化:\x和.format 9 迭代器和生成器 10 *args and **kwargs 1
【FPGA学习】第五章-数字系统高级设计与综合
weixin_44810982的博客
03-21 643
设计者对于电路的理解不同，那么其使用的硬件描述语言会直接影响到EDA软件的综合结果，电路的质量取决于工程师使用的描述风格和使用综合工具的能力。
高可用高并发系统架构的核心技术要点
雨剑的博客
02-15 984
最近在看《亿级流量网站架构核心技术》这本书，写的非常不错。本文就其核心要点，做个记录，方便回忆。 拥有亿级流量的网站，肯定会存在高并发场景，同时还要保证高可用，本书针对这两个方面进行了总结概括。 先总结下此类型系统的一些设计原则： 设计原则 高并发原则 1.无状态 无状态，实际上是为了方便水平扩展，一台机器扛不住，那么就扩展为多台；为了保证每台服务是无差别的，需要做到服务无状态；可以把一些公共的配...
异步FIFO的VHDL设计
01-19
FIFO （先进先出队列）是一种在电子系统得到广泛应用的器件，通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包括异步的写时钟...
利用FPGA实现异步FIFO设计
01-19
FPGA内部具有丰富的存储单元，易于实现各种存储器(如FIFO、双口RAM等)；另外，基于查找表的逻辑单元可用于实现各种数字信号处理(如滤波等)，以辅助DSP处理器做各种预处理。 　TI公司推出的高性能数字信号处理芯片...
FIFO_ASYNC_CDC_异步fifo设计_
10-01
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序...
异步fifo的设计(FPGA)
01-19
本文首先对异步 FIFO 设计的重点难点进行分析，给出详细代码。　一、FIFO简单讲解　FIFO的本质是RAM， 先进先出　重要参数：fifo深度(简单来说就是需要存多少个数据)　fifo位宽(每个数据的位宽)　FIFO有同步和异步两...
FPGA搭积木之按键消抖(改进版)
最新发布
xxqlover的博客
05-20 560
昨天分享的关于FPGA对机械按键消抖的设计，有读者指出了其中的不足，并给出了他的思路。今天就读者的设计思路，来再做一个按键消抖模块。这个程序大概是大学的时候写的，当时才开始学，没考虑那么多。现在开始写博客，才陆续把以前写过的东西翻出来、分享。大家对文章有问题，欢迎来和我讨论。
第14篇：JTAG UART IP应用＜一＞
weixin_47841246的博客
05-20 96
通过JTAG UART IP与Nios II处理器系统进行串行通信
FPGA火在哪里？（从商业和专业角度分析）
Janice01的博客
05-10 1503
FPGA偏硬件，用语言（verilog、vhdl）或者图形（ip block）描述硬件电路，适合做底层通信时快速的硬协议。个人感觉，今后国家的大趋势应该是恶补底层建筑，应用范围比较广，而且自学难度大，适合投入整个本科或研究生阶段去学。FPGA在嵌入式领域的应用，只是FPGA广阔应用中很小的一部分。作为学生，FPGA更多的是作为载体，用来帮助你来学习和理解更多专业知识，并且提高自己的动手能力和技术水平。免责声明：本文内容部分摘抄自网络，仅供各位参考不做任何商业及其他用途。部分链接。
HC32F103BCB使用SPI获取AS5040编码器数据
ZF
05-20 123
可以看到在空闲阶段不发生数据传输的时候时钟(CLK)和数据(DO)都保持高电位(tCLKFE阶段)，在第一个脉冲的下降沿触发编码器载入发送数据，然后每一个时钟脉冲的上升沿编码器送出数据，数据的高位在前，低位在后，共发送10个数据（对应其分辨率10BIT），后面是6BIT校验数据；当传送完所有的位数以后时钟回到高电平，数据也对应回到高电平，直到下一个传输周期到达。硬件上使用SSI通信方式连接。查看手册，AS5040时序。1.AS5040介绍。
Circuits--Sequence--FSM--Serial and Sequence
kamo
05-14 120
【代码】Circuits--Sequence--FSM--Serial and Sequence。
（1）什么是异步FIFO？与同步FIFO有何不同？异步FIFO的设计理念和设计要点是什么？同步FIFO和异步FIFO的应用场景分别是什么？
08-24
异步FIFO（First-In-First-Out）是一种用于数据传输的存储器。与同步FIFO不同，异步FIFO在读取和写入之间没有明确的时钟同步关系。 异步FIFO的设计理念是解决异步数据传输中的时序问题。它的设计要点包括：使用双指针（读指针和写指针）来管理数据的读写，使用额外的状态标志来记录FIFO的状态，以及采用适当的同步和互斥机制来保证正确的数据传输。 同步FIFO是在读取和写入之间有明确的时钟同步关系，数据在同步FIFO中通过时钟周期来进行传输。而异步FIFO没有严格的时钟同步，数据的传输是基于异步信号和握手协议完成的。 异步FIFO适用于异步数据传输场景，当读取和写入之间存在不确定的延迟或时序差异时，可以使用异步FIFO来进行数据缓冲和同步。它常用于不同频率的模块之间的数据传输、处理器和外设之间的数据传输等。 同步FIFO适用于时钟同步的数据传输场景，例如在同一时钟域内的模块之间进行数据交换，或者需要在特定时钟周期内完成数据传输的场景。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值