异步FIFO的设计要点概括

本文探讨了异步FIFO的设计要点,包括地址编码采用格雷码以确保稳定性,以及waddr和raddr与wptr和rptr之间的关系。强调了跨时钟域操作中对wptr延迟的要求和clk速率宽松性。作者推荐进一步阅读专业博主的详细分析。
摘要由CSDN通过智能技术生成
异步FIFO关键点—跨时钟域

如何设计地址编码

  • 扩展bit位,保证分别空和满状态
  • 格雷码验证优势----地址位之间只相差一位,保证亚稳态现象的最小出现可能性
    在这里插入图片描述

端口IO的一般定义

在这里插入图片描述

异步FIFO的内部设计

在这里插入图片描述

  • 异步FIFO器件其实可以通过划分为5个部分进行,正如上图5个框图
设计中的注意点
  • waddr和raddr为二进制编码,而wptr和rptr则为格雷码。二者之间存在线性转换的关系
  • wptr到跨时钟域的第一个寄存器的延迟要小于wclk
  • 我们在做单bit跨时钟的时候,要求,din需要保证足够长的实际,为什么在这里,不这样要求呢?
    • 这就要注意,异步FIFO这个信号并不是必须每个都要传输,只要表示当前的ptr指向在哪里就可以,丢掉一些ptr也无所谓,因此两边的clk速率并无严格要求,我们的目标就是只要读到比较新的状态就可以

本文只是简单介绍,推荐一篇大佬的博文,写的很不错

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值