![](https://img-blog.csdnimg.cn/20190927151043371.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
EDA
EDA
@Moota
文章仅作闲的很闲的学习记录,不想咸鱼就快跑!!!
展开
-
EDA-基于FPGA/CPLD的数字系统设计流程包括哪些步骤?
.原创 2022-06-05 22:06:17 · 6369 阅读 · 0 评论 -
EDA-功能仿真和时序仿真有什么区别?
答:功能仿真。直接对HDL,原理图描述或其他描述形式的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计的要求的过程。功能仿真不涉及具体器件的硬件特性。时序仿真。在选择具体器件并完成布局布线后进行的包含延时的仿真。不同器件内部延时不一样,不同布局布线方案也给延时造成很大影响。功能仿真涉及具体器件的硬件特性。...原创 2022-06-05 22:05:51 · 4094 阅读 · 0 评论 -
EDA-补码理解
我们来看4位二进制表示 -16~15 的例子。看这张随手画的图,我们通过时钟理解补码,把4位数值位看作时钟端,符号位看作拨动时钟的方向,整个时钟起点是0000,终点是不能表示的10000。符号位为0:正着拨时钟,对于0 0000 ~ 1111 ,起点是0000,则每个位置依次需要0 ~ 15次拨动。符号位为1:倒着拨时钟,对于1 10000 ~ 0000,起点是不能表示的10000,则每个位置依次需要反向1~16次拨动。然后表示范围就出来了。[0,15]U[-1,-16]=[-16,15]举个例子计算原创 2022-06-05 22:05:32 · 248 阅读 · 0 评论 -
EDA-什么是综合?什么是适配?
答:综合是将设计者在EDA平台上编辑输入的HDL文本或者原理图描述,与硬件结构挂钩,是实现软件转化为硬件的关键,是语言或图形描述与硬件实现之间的一座桥梁。综合的结果是底层的便于可编程器件实现的电路网表文件。适配是由综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件,比如sof,pof文件。是完成在目标器件上的布局布线。...原创 2022-06-05 22:05:18 · 2577 阅读 · 0 评论 -
EDA-用硬件描述语言设计数字电路有什么优势?
答:原创 2022-06-05 22:04:59 · 1178 阅读 · 0 评论 -
EDA-数字系统的实现方式有哪些?各有什么优缺点?
答:原创 2022-06-05 22:04:44 · 1872 阅读 · 0 评论 -
EDA-什么是Top-down设计方式?
答:自上而下是指将数字系统的整体逐步分解为各个子系统和模块,若子系统规模较大,则还需将子系统进一步分解为更小的子系统和模块,层层分解,直至整个系统中各个子系统关系合理,并且便于逻辑电路级别的设计和实现。自上而下的设计是逐层描述,逐层仿真,保证满足系统指标,是从抽象到具体的过程。...原创 2022-06-05 22:04:23 · 824 阅读 · 0 评论 -
EDA-Verilog简易闹钟
module Example(Clk,Hex7,Hex6,Hex5,Hex4,Hex3,Hex2,Hex0,Switch0,Switch4,Switch3,Switch2,Switch1,Led,Clr);reg[31:0] CounterClk=0;reg[31:0] CounterClock=0;reg[31:0] ClockCustom=60;reg ClkPer=0;reg[3:0] H2=0,H1=0,M2=0,M1=0,S2=0,S1=0;reg [31:0]TempH=0,Temp原创 2022-05-26 17:50:33 · 1095 阅读 · 0 评论