Custom compiler design retargeting/migration flow

这里介绍电路版图迁移工具的详细使用方法。

前言：很多时候我们需要做一些项目process迁移，电路或版图从一个 process technology 迁移到另一个不同的technology上。对于电路来说，我们需要保证对应symbols的替换后能够保存对应的连接。这个主要是不同的technology所对应的器件symbol可能存在pin的位置不一致的问题，传统的使用自开发脚本做porting时很难保证连接关系的正确对应。

下面介绍CC下的retargeting flow可以实现电路和版图的迁移，版图的特殊性此flow 仅对版图中的instances/pcells 进行替换到目标technology.

1.如何加载designRetargetingFlow

setenv SYNOPSYS_CUSTOM_PROJRCT 

<path to top level directory which contains design retargetingFLow script directory>

2.In custom compiler console:Package require designRectargetingFlow

然后在CC 主页面可以看到Design Re-targeting 的菜单如下

         

3.Setup->Modes

这里提供三种modes，schematic，Layout，Both.

Schematic:migrates 所有的 schematic的viewType

Layout：migrates 所有的 maskLayout的viwType

Both：schematic 和maskLayout 都会migrates

4.Design information

选择Entire Library，DesignLibraries 选择需要做转换的lib name，迁移之后的lib可以通过加后缀的方式。

选择Multiple Cells，可以针对lib 中指定的cell 进行migration.

5.Reference Libraries：

选择sourceLibs对应的reference techLib和targetLib 对于的techLib

6.Mapping information

如果已经准备好了map 的xml 文件可以直接选择load，如果没有可以通过mapping classes 和 cell mapping 两个tab中进行设置。

7.Setting up Mapping Classes

这部分内容是做migration重要的部分，需要设置instance 类型的map和参数的map对应。

在CC里可以使用parameter definition editor来对比查看parameter的对应关系.

8.condition 与Override Target Value

不同的工艺对limit L W 等可能会有限制，这里我们在做mapping时可以使override Target Value 和 Condition来灵活添加约束条件，如下可以增加条件当l=0.48u时候强制override到0.6u

下图是根据条件做了override的效果

对于相同foundry的不同process可以使用expand方式让cdf自动map，减少人工做map的时间。

对于一般写脚本来做porting时最大的问题是经常遇到callback不成功，虽然显示的parameter是正确的，但是出网表时仍然是错误的value。另外一个问题是不匹配的parameter也会对应显示出来，这个在target的电路里是不需要的。

上面这两个问题可以在global setting 或local settings里对应option来控制

Callback paramters：可以指定 target cell 的parameter list，这个list中的都会执行callback trigger

Exclude parameters:不需要做mapped的 target cell parameter list.

Delete non-CDF properties from instances:用户可以删除在source中存在但是在target中不存在的parameter

Trigger callback on all params：用户可以trigger callback 所有的parameters.这个可能会增加migration的时间。

9.Cell mapping

这部分是决定最终porting后的cell 与 ports的对应关系。也是可以在condition里增加map 条件，对应有些symbol 有反角度的需求也可以在此定义。

10.Terminals connection

这里提供用户可以的根据parameter conditions 来控制连接关系

11.Layer Mapping

在做版图的migration时，对于不同工艺有layer 不对应的时候，可以在layer mapping中添加。

下图是一个op模块的migration的结果实例：

         

         

上面介绍的是做design migration的大概过程。即将推出的AI加持的Analog design Rectargeting

可以做到更加智能自动化。