直接映射方式下,块大小8*4B=32B, 所以块内位移占5位
16KB/32B=512,即有512个Cache块,Cache块号占9位
FDA459H=1111 1101 1010 0100 0101 1001, 从右边开始向左,5位块内位移,9位块号
为10 0100 010,十进制数为290
取指后,PC=1235H(不是1236H,因为主存按字编址)
(1)X=00,D=20H,有效地址EA=20H
(2)X=10,D=44H,有效地址EA=1122H+44H=1166H
(3)X=11,D=22H,有效地址EA=1235H+22H=1257H
(4)X=01,D=21H,有效地址EA=0037H+21H=0058H
(5)X=11,D=23H,有效地址EA=1235H+23H=1258H
1)操作数地址码为6位,所以二地址指令中操作码的位数为16-6-6=4,这4位操作码最多有16种操作。由于操作码固定,所以二地址指令最多有16-M-N种
2)采用扩展操作码技术,操作码位数随地址数的减少而增加。对应二地址指令,除去用于一地址扩展,最多有15种
3)设一地址指令最多有X种,则
[(24-P)×26-X]×26=Q 所以 X=(24-P)×26 -Q×2-6
① 从主存取指令,并计算下一条指令在主存中的地址;
② 对指令进行译码,产生相应的操作控制信号;
③ 控制指令执行的步骤和数据流动的方向。
1个时钟周期 = 1 / 总线时钟频率;
总线传输周期 = 1个时钟周期 * 总线周期包含时钟周期个数;
总线带宽 = 每个总线周期传送的数据 / 总线传输周期;
一个中断请求在同时具备下列两个条件时,才有可能得到CPU响应:
①该中断源未被屏蔽;
②该中断请求在当前所有中断请求中级别最高。
CPU在同时满足下列两个条件时,响应中断:
①IF=1(对非屏蔽中断,没有此项要求);
②现行指令执行完。
I/O接口中的设备工作完成状态为1(D=1),中断屏蔽码为0 (MASK=0),且CPU查询中断时,中断请求触发器状态为1(INTR=1)