- 博客(11)
- 收藏
- 关注
原创 FPGA|复位
复位网络具有非常大的扇出和负载,到达不同的触发器存在不同的延时,不满足复位恢复或者解除时间的情况下,就有可能在不同的触发器的不同时钟周期内进行解复位。而rst_n信号由低到高释放时,为了防止亚稳态的出现,将rst_n信号用DFF向后延一周期,外部复位信号不会在出现释放时与clk信号竞争,整个系统将与全局时钟clk信号同步。(注意是可能)因为如果输出本身就是复位后的值,即使当前时钟沿不能判断是否复位,输出也是复位值,这时候就不会产生亚稳态,因为已经是复位态了。:复位信号变为无效时,与上一个时钟沿的最小间隔。
2023-07-07 16:07:41 473 1
原创 Verilog(2)HDMI显示
异步复位的亚稳态:当异步复位信号的撤销时间在Trecovery(恢复时间)和Tremoval(移除时间)之间时,输出结果就会出现亚稳态,造成复位失败。当reset信号为active的时候,寄存器立刻被复位,与时钟沿到来与否没有关系。用两级寄存器,是消除复位释放中可能存在的亚稳态。通过像素点坐标,来规定显示的内容,像素点坐标由驱动模块根据时钟及行场计数来动态改变。三、dvi_transmitter_top。一、video_display模块。二、video_driver模块。
2023-02-20 15:14:25 1262
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人