高速电路设计之轨道塌陷噪声

在系列第一篇博客中，我们给出了高速电路领域的信号完整性、电源完整性、电磁兼容问题的6种分类，分别是：

1.单一网络的信号失真；

2.互连线中频率相关损耗引起的上升沿退化；

3.两个或多个网络之间的串扰；

4.作为串扰特殊形式的地弹和电源弹；

5.电源和地分配中的轨道塌陷；

6.来自整个系统的电磁干扰和辐射；

本篇博客将对上述6条中的第5条“电源和地分配中的轨道塌陷”做详细解析。

噪声这个问题不仅在信号路径中产生，而且它在电源分配网络和地分配网络（给芯片提供电源）中也是一个致命的问题。当通过电源路径和地路径的电流发生变化，如芯片输出翻转或内核中的门翻转时，在电源路径和地路径之间的阻抗上将产生一个压降。当电源分配网络中存在电抗元件，尤其时当其并联谐振时，电源开关电流会导致在电源轨道上出现更高的电压尖峰。

该电压噪声会导致芯片电源管脚上的电压发生抖动，而电源管脚上的电压抖动又会导致信号线上的电压噪声，进而又会造成误触发、误码或抖动加大。

电源分配网络噪声也会引起信号抖动。一个门电路的导通传播时延和源漏极之间的电压有关，当电压噪声使轨道电压升高时，门切换的更快，时钟和数据边沿都变得更陡。当电压噪声使轨道电压降低时，门切换得更慢，时钟和数据边沿都更缓。这种对时钟和信号边沿得影响是抖动得主要源头。

高性能处理器和一些专用集成电路中得一种趋势是低电压源供电，高功率消耗。其内在逻辑是，每个门在每个周期都要消耗一定得能量，而芯片上的门越来越多，开关切换速度又越来越快。假设每周期消耗同样的能量，如果切换变得更频繁，平均功率消耗就会变得更高。

这些因素结合起来就意味着在更短的时间内将有更大的开关电流，从而使可容忍的噪声量值变得更小。随着驱动电压减小和电流量级升高，任何与轨道塌陷有关的压降将成为一个越来越严重的问题。

当这些电源轨道电流流过电源分配网络互连线的阻抗时，它们在每个元件上都会产生电压降，这些压降就构成了电源轨道噪声。

在电源分配系统低阻抗的前提下，即使其中存在电流的开关和切换，较低阻抗上的压降也可以保持在能容忍的水平之内。如果我们直到互连线的物理设计如何影响它们的阻抗，就能使低阻抗的电源分配系统设计更为完善。在此，我们给出如下几个需要着重考虑的关键特性：

1.相邻的电源和地分配层平面的介质应尽可能薄，以使它们更紧密贴近；

2.加装多个低电感去耦电容器；

3.封装时安排多个很短的电源和地引脚；

4.低阻抗稳压模块（Voltage Regular Module，VRM）；

5.封装去耦（On-Package Decoupling，OPD）电容器；

6.片内去耦（On-Chip Decouping，ODC）电容；

电源层和地层之间使用超薄的高介电常数的叠层，这种技术有助于将轨道塌陷减到最小。