Multisim实现D触发器时钟信号分频

是你呀星途

已于 2022-05-09 21:46:37 修改

阅读量1.3w

点赞数 14

分类专栏：数字电路仿真实验文章标签：模块测试

于 2022-04-27 21:41:51 首次发布

本文链接：https://blog.csdn.net/m0_56830873/article/details/124459003

版权

9 篇文章 15 订阅

订阅专栏

本文介绍了使用74HC74D触发器芯片实现时钟信号分频的过程。通过D触发器的上升沿触发特性，详细解析了分频器的工作原理，展示了从二分频到十六分频的仿真实验结果，强调了Preset和Clear引脚的设置以及信号翻转的关键步骤。

摘要由CSDN通过智能技术生成

一. 元器件介绍

这里用到的元器件有：

先来说说D触发器的原理：
74HC74D_4V D触发器芯片有六个：D输入、Preset输入、Clear输入、 $\mathsf{Q}$ 输出、 $\overline{\mathsf{Q}}$ 输出、Clock时钟输入

对应输入输出电平值：

D	$\overline{\mathsf{CLK}}$	$\mathsf{Q}$	$\overline{\mathsf{Q}}$
0	↓	0	1
1	↓	1	0

↓ = clock transition HIGH to LOW

依据表格中D输入输出值
分频器的原理：

根据时钟输入信号的上升沿（或下降沿）触发一次的时间为一周期（此处一周期为输入时钟脉冲的一周期），每变化一周期实现一次信号翻转(Toggle)。
D触发器不同于JK触发器可以实现芯片内信号翻转，则信号翻转需要通过 $\overline{\mathsf{Q}}$ 输出来实现， $\overline{\mathsf{Q}}$ 输出信号为D输入信号的非信号（相反信号），则将 $\overline{\mathsf{Q}}$ 输出信号作为下一时刻的D输入信号实现翻转信号
要想实现实时翻转，对D输入端初始信号没有要求
且要求不会受到Preset和Clear的影响，需要将Preset和Clear同时接高电平（实验中Preset和Clear为低电平有效）
实际上完整的运行过程为D初始无信号输入，时钟下降沿触发使 $\overline{\mathsf{Q}}$ 输出到D输入上使 $\mathsf{Q}$ 输出信号变为初始信号的相反值 $\overline{\mathsf{Q}}$ ，实现一次翻转，每经过时钟一周期翻转一次，翻转两次形成输出信号的一个周期，则输出信号的一周期在时间上等价于输入时钟信号的两周期从而实现D触发器分频