山东大学计算机组成与设计实验三 补码加法器

山东大学计算机组成与设计实验三补码加法器，
山东大学计算机组成与设计实验,
山东大学计算机组成与设计实验报告,
计算机组成原理实验报告,
山东大学计算机组成原理实验报告

实验3 补码加法器

1.实验内容及说明

本实验要求采用一位全加器和异或门设计一个四位二进制补码加法器，操作数和运算结果均采用补码表示，该加法器要求可做补码加法，也可做补码减法运算。

在补码运祘中：
（X)补 十（Y)补 ＝（X十Y)补
（X)补 -（Y)补 ＝（X)补 十（-Y)补
图3是四位补码加法器的原理图，图中SUM3-SUM0表示四位和数，C4为向高位的进位，A3-A0为A操作数，B3-B0为B操作数，C0为低位来的进位， K为控制端，当K为高电平时，执行减法运算，K为低电平时，执行加法运算。

2.实验步骤

（1）原理图输入：从元件库中选取相应器件实现四位补码加法器电路设计。
（2）管脚锁定：平台工作于模式5，将SUM3-SUM0、C4依次定义在LED指示灯D5-D1上，将K、C0、A3-A0、B3-B0依次绑定在红色拨码开关dout1、dout2、键8-键5、键4-键1上。
（3）原理图编译、适配和下载：在QuartusⅡ环境中选择EP4CE6/10E器件，进行原理图的编译和适配，无误后完成下载。
（4）功能测试：利用输入开关键改变K、C0和A、B操作数的值，看LED指示灯显示的结果是否正确并记录结果。
（5）生成元件符号。

---

（1）原理图：

（2）管脚锁定：

（3）原理图编译、适配和下载：

实验结果：

（5）生成元件符号。