- 博客(16)
- 收藏
- 关注
RSS订阅原创 FPGA开发——边缘检测与按键消抖
按键消抖和边缘检测是嵌入式系统和电子工程设计中常见的信号处理技术。这些技术用于确保从机械开关或传感器得到的信号准确反映用户的意图或环境的变化，避免误读和噪声干扰。
2024-05-12 18:48:16
495
原创 AHB SRAM控制器设计
SRAM存储体由两个Bank组成，系统根据地址选中一块/多块Bank，未被选中的Bank将处于low-power standby模式以降低功耗DFT(Design for Test，可测性设计)，指通过在芯片原始设计中插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。本项目中，DFT功能通过BIST（Build-in Self Test，内建自测试）实现，采用March C-作为检测算法。
2024-03-08 15:39:49
1715
1
原创 FPGA入门——同步FIFO
同步FIFO（First-In First-Out）是一种常用的数据缓冲方法，它允许数据在一个时钟域内按照先进先出的顺序进行存储和检索。同步FIFO使用相同的时钟信号来控制数据的写入和读出，这是它与异步FIFO（使用不同的时钟信号进行写入和读出）的主要区别。同步FIFO通常用于缓冲、数据传输、流控制等场景，尤其适用于数据生产和消费速率相近的应用中。
2024-02-27 14:31:34
408
原创 APB Slave Design实例
本设计成功实现了一个APB Slave，具有5个32位的寄存器，并支持读写操作。设计考虑了APB协议规范、寄存器逻辑、时序处理和功能验证等关键方面。该设计不仅满足了设计需求，而且具有良好的可扩展性和可维护性。
2024-02-24 00:07:48
274
1
原创 FPGA入门——AMBA总线介绍（2）
APB（Advanced Peripheral Bus）是ARM公司推出的一种低功耗、低复杂度的外设总线协议。
2024-02-21 21:53:03
620
1
原创 FPGA序列检测状态机（四段式）
设X为数字码流输入，Z为检出标记输出，高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。设输入的码流为“001101101111011111...”,在时钟2～6中,码流X里出现指定序列“01101”,对应输出Z在第6个时钟变为高电平“1”,表示发现指定"01101”，Z输出“1”。通过VCS仿真，我们发现，在状态S8到达，并din为1时，状态跳转为状态S0，且dout拉高为1，符合实验预期。的序列检测，完成RTL编程，完成testbench的编写，并利用VCS进行仿真。
2024-02-16 14:28:00
362
1
原创 FPGA状态机设计（四段式）
共有三种纸币入口，分别支持10元，20元，50元。根据实际的检验，本文设计的代码符合预期要求，需要注意的是：为满足题目的要求，本文简化了。完成RTL编码，完成testbench编码，用VCS仿真波形通过。1、画出状态转换图，我这里设置了8个状态，从S0~S7。4、编写测试代码：这里进行了简单的测试。由于本人水平有限，欢迎读者批评指正！5、在ModelSim上进行仿真。20元的情况不符合实际应用场景。3、编写代码（verilog）20元等情况不符合实际应用场景。注意，找钱有两种情况，所以不存在找钱的情况。
2024-02-16 00:35:54
376
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人