m0_58738562的博客

设X为数字码流输入，Z为检出标记输出，高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。设输入的码流为“001101101111011111...”,在时钟2～6中,码流X里出现指定序列“01101”,对应输出Z在第6个时钟变为高电平“1”,表示发现指定"01101”，Z输出“1”。通过VCS仿真，我们发现，在状态S8到达，并din为1时，状态跳转为状态S0，且dout拉高为1，符合实验预期。的序列检测，完成RTL编程，完成testbench的编写，并利用VCS进行仿真。

共有三种纸币入口，分别支持10元，20元，50元。根据实际的检验，本文设计的代码符合预期要求，需要注意的是：为满足题目的要求，本文简化了。完成RTL编码，完成testbench编码，用VCS仿真波形通过。1、画出状态转换图，我这里设置了8个状态，从S0~S7。4、编写测试代码：这里进行了简单的测试。由于本人水平有限，欢迎读者批评指正！5、在ModelSim上进行仿真。20元的情况不符合实际应用场景。3、编写代码（verilog）20元等情况不符合实际应用场景。注意，找钱有两种情况，所以不存在找钱的情况。