SpinalHDL之pinsec（下篇）

本文作为SpinalHDL学习笔记第四十七篇，介绍SpinalHDL pinsec相关内容。

目录：

3.SoC 顶层 (Pinsec)

4.软件

3.SoC 顶层 (Pinsec)

JTAG 控制器

JTAG 控制器可用于在 PC 访问存储器并调试 CPU。

val jtagCtrl = JtagAxi4SharedDebugger(SystemDebuggerConfig(
memAddressWidth = 32,
memDataWidth = 32,
remoteCmdWidth = 1,
jtagClockDomain = jtagClockDomain
))

外设

Pinsec 有一些集成的外设：
• GPIO
• 计时器
• 串口
• VGA

GPIO

val gpioACtrl = Apb3Gpio(
gpioWidth = 32
)
val gpioBCtrl = Apb3Gpio(
gpioWidth = 32
)

计时器

Pinsec 定时器模块包括：
• 1 个预分频器
• 1 个 32 位定时器
• 三个 16 位定时器
所有这些都被打包到 PinsecTimerCtrl 组件中。

val timerCtrl = PinsecTimerCtrl()

UART 控制器

首先我