单块存储芯片与CPU的连接
现代计算机结构
MDR中存储的数据通过数据总线和主存进行数据交换
MAR中存储的地址数据是通过地址总线传送给主存
CPU通过控制总线向主存发送读写等一些控制信息
存储芯片的输入、输出信号
多块存储芯片与CPU的连接
增加主存的存储字长-位扩展
面临问题:存储器芯片是8k*1位,所以有13条地址线,一条数据线,但是CPU可以同时读写8个数据,由于芯片只有一个数据线,所以只能同时读取一个数据,如上图
解决方法:通过增加存储芯片的数量来增加数据线的数量,因此可以同时读取多个数据。如下图
CPU同时向8个存储芯片发送地址数据,每个存储芯片读取一个Bit的数据,这样存储字长就扩展为了8bit
8片8k*1位的存储芯片->1个8k*8位的存储器,容量为8kb
增加主存的存储字长-字扩展
面临问题:CPU的地址线的利用率低,如下图:CPU多出来三条地址总线没有利用
通过利用CPU多出来的地址总线进行字扩展
线选法
加入同种类型的存储芯片,将多余地址总线接入CS端,因为不能同时多个存储芯片与CPU之间进行数据交换,所以需要控制存储芯片CS的是否有效来控制芯片的运作。所以A14和A13只能为01或10
n条线->n个选片信号
译码片选法
将上述线选法的电路经过改造,加上一个1-2译码器(其实就是一个非门),CS不加横线说明高电平有效,所以第一个芯片不工作,第二个芯片工作。
下图是一个3-8片选线,当为地址线为000时,对应10进制的0,所以第0位的片选线就会被选通
下图,CS上面加个横线说明,低电平有效。译码器旁边需要加一个非门(那个圈)当A13为1,A14为0时,对应10进制为2,所以第二位的片选线会被接通,所以经过非门处理到达CS的时候,为0,第二个存储芯片工作,其余不工作。
线选法和片选法的对比
主存容量扩展-字位同时扩展
考点:译码器选法(译码器的使用、分析地址空间)