408计算机组成原理知识点——第六章 总线

注：内容参考王道2024考研复习指导

总线概述

总线的定义

总线是一组能为多个部件分时共享的公共信息传送线路。

共享，是指总线上可以连接多个部件，各个部件之间相互交换的信息可以通过这组线路分时共享。

分时，是指同一时刻只允许有一个部件向总线发送信息，如果系统中有多个部件，则它们只能分时地向总线发送信息。

总线设备

总线上所连接的设备，按其对总线有无控制功能可分为主设备和从设备两种。

主设备：指发出总线请求且获得总线控制权的设备。

从设备：指被主设备访问的设备，它只能响应从主设备发来的各种总线命令。

总线的特性

1. 机械特性：尺寸、形状、管脚数、排列顺
2. 电气特性：传输方向和有效的电平范围
3. 功能特性：每根传输线的功能(地址、数据、控制)
4. 时间特性：信号的时序关系

总线的分类

按数据传输方式分类

串行总线

有一条双向传输或两条单向传输的数据线，数据按比特位串行顺序传输，其效率低于并行总线。串行传输对数据线的要求不太高，因此适合长距离通信。

优点：只需要一条传输线，成本低廉，广泛应用于长距离传输；应用于计算机内部时，可以节省布线空间。

缺点：在数据发送和接收的时候要进行拆卸和装配，要考虑串行-并行转换的问题。

并行总线

多条双向传输的数据线，可以实现多比特位的同时传输，其效率比串行总线更高。缺点是各条数据线的传输特点可能存在一些差异，比如有的信息位可能会延迟，并且数据线之间相互干扰还会造成传输错误，因此并行总线适合近距离通信。

优点：总线的逻辑时序比较简单，电路实现起来比较容易。

缺点：信号线数量多，占用更多的布线空间；远距离传输成本高昂；由于工作频率较高时，并行的信号线之间会产生严重干扰，对每条线等长的要求也越高，所以无法持续提升工作频率。

注：并行总线并不一定总比串行总线快，它们适合不同的场景。

并行总线由于是多个数据位同时传输，需要考虑数据的协同性，以及线路之间的相互干扰，导致工作频率无法持续
提高。

串行总线可通过不断提高工作频率来提高传输速度，使其速度最终超越并行总线的速度。

按功能层次分类

按总线功能分类，总线可以分为片内总线、系统总线、通信总线。

注：主存通过总线的类型来识别信息是地址还是数据。

片内总线

片内总线式芯片内部的总线。用于CPU芯片内部各寄存器之间及寄存器与ALU的连接。

系统总线

系统总线是计算机系统内各功能部件（CPU、主存、I/O接口）之间相互连接的总线

按系统总线传输的信息内容不同，可以再细分为：

1. 数据总线（DB）

用来在各部件之间传输数据、指令和中断类型号等，它是双向传输总线

位数（总线根数）与机器字长、存储字长有关，反映一次能传送的数据的位数。

注：各个功能部件通过数据总线连接形成的数据传输路径称为数据通路。数据通路表示的是数据流经的路径，而数据总线是数据传输的媒介。

2. 地址总线（AB）

用来指出数据总线上源数据或目的数据所在的主存单元或I/O端口的地址，它是单向传输总线.

位数与主存地址空间大小及设备数量有关，反映最大的寻址空间。

3. 控制总线（CB）

用来传输各种命令、反馈和定时信号，典型的控制信号包括时钟、复位、总线请求/充许、中断请求/回答、存储器读/写、I/O读、1/O写、传输确认等。

控制总线传输控制信息，一根控制线传输一个信号，包括CPU送出的控制命令以及主存（或外设）返回CPU的反馈信息，可以双向传递。

注：控制信息和状态信息也是单向传输的，它们的传输方向正好相反，控制信息通过控制总线由CPU发送至内存或外设，而状态信息则通过状态总线由内存或外设发送至CPU。（其中状态总线与控制总线复用 PS：个人理解）

通信总线

计算机系统之间或计算机系统与其他系统（如远程通信设备、测试设备）之间传送信息的总线，通信总线也称外部总线。

I/O总线

要用于连接中低速的I/O设备，通过I/O接口与系统总线相连接，目的是将低速设备与高速总线分离，以提升总线的系统性能，常见的有USB、PCI总线。

按时序控制方式分类

同步总线

总线上连接的部件或设备通过统一的时钟进行同步，在规定的时钟节拍内进行规定的总线操作，来完成部件或设备之间的信息传输。

异步总线

总线上连接的部件或设备没有统一的时钟，而以信号握手的方式来协调各部件或设备之间的信息传输，总线操作时序不是固定的。

系统总线的结构

单总线结构

结构：CPU、主存、I/O设备（通过I/O接口）都连接在一组总线上，允许I/O设备之间、I/O设备和CPU之间或I/O设备与主存之间直接交换信息。

优点：结构简单，成本低，易于接入新的设备。

缺点：带宽低、负载重，多个部件只能争用唯一的总线，且不支持并发传送操作。

双总线结构

结构：双总线结构有两条总线，一条是主存总线，用于CPU、主存和通道之间进行数据传送；另一条是I/O总线，用于多个外部设备与通道之间进行数据传送。

优点：将较低速的I/O设备从单总线上分离出来，实现存储器总线和I/O总线分离。

缺点：需要增加通道等硬件设备。

注：

支持突发(猝发)传送：送出一个地址，收到多个地址连续的数据。

通道是具有特殊功能的处理器，能对I/O设备进行统一管理。通道程序放在主存中。

三总线结构

结构：三总线结构是在计算机系统各部件之间采用3条各自独立的总线来构成信息通路，这3条总线分别为主存总线、I/O总线和直接内存访问DMA总线。

优点：提高了I/O设备的性能，使其更快地响应命令，提高系统吞吐量。

缺点：系统工作效率较低。

四总线结构

1. 桥接器：用于连接不同的总线，具有数据缓冲、转换和控制功能。
2. 靠近CPU的总线速度较快。
3. 每级总线的设计遵循总线标准。

总线的性能指标

1. 总线的传输周期(总线周期)

一次总线操作所需的时间（包括申请阶段、寻址阶段、传输阶段和结束阶段），通常由若干个总线时钟周期构成。

2. 总线时钟周期

即机器的时钟周期。计算机有一个统一的时钟，以控制整个计算机的各个部件，总线也要受此时钟的控制。

3. 总线的工作频率

总线上各种操作的频率，为总线周期的倒数。若总线周期=N个时钟周期，则总线的工作频率=时钟频率/N。实际上指一秒内传送几次数据。

4. 总线的时钟频率

即机器的时钟频率，为时钟周期的倒数。若时钟周期为T，则时钟频率为1/T。实际上指一秒内有多少个时钟周期。

5. 总线宽度

又称为总线位宽，它是总线上同时能够传输的数据位数，通常是指数据总线的根数，如32根称为32位（bit）总线。

6. 总线带宽

可理解为总线的数据传输率，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（B/s）表示。

总线带宽=总线工作频率×总线宽度（bit/s）=总线工作频率×(总线宽度/8) （B/s）

注：总线带宽是指总线本身所能达到的最高传输速率。在计算实际的有效数据传输率时，要用实际传输的数据量除以耗时。

例：某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据)。

1. 该总线的最大数据传输率（总线带宽）是多少？
2. 若该总线支持突发（猝发）传输方式，传输一个地址占用一个时钟周期，则一次“主存写”总线事务传输128位数据所需要的时间至少是多少？

答：

1）每个时钟周期传送两次数据，即总线工作频率是时钟频率的两倍。

总线工作频率= 2 × 66MHz =132MHz，总线宽度= 32bit = 4B

总线带宽=总线工作频率×总线宽度= 132 × 4 MB/s = 528 MB/s

2）突发(猝发)传输方式：一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。

一个时钟周期= 1/66MHz ≈ 15ns，发送首地址占用1个时钟周期，128位数据需传输4次，占用2个时钟周期，总耗时= (1+2) × 15ns =45ns

7. 总线复用

总线复用是指一种信号线在不同的时间传输不同的信息。可以使用较少的线传输更多的信息，从而节省了空间和成本。

8. 信号线数

地址总线、数据总线和控制总线3种总线数的总和称为信号线数。

总线事物和定时

总线事务

从请求总线到完成总线使用的操作序列称为总线事务，它是在一个总线周期中发生的一系列活动。典型的总线事务包括请求操作、仲裁操作、地址传输、数据传输和总线释放。

1. 请求阶段。主设备（CPU或DMA）发出总线传输请求，并且获得总线控制权。
2. 仲裁阶段。总线仲裁机构决定将下一个传输周期的总线使用权授予某个申请者。
3. 寻址阶段。主设备通过总线给出要访问的从设备地址及有关命令，启动从模块。
4. 传输阶段。主模块和从模块进行数据交换，可单向或双向进行数据传送。
5. 释放阶段。主模块的有关信息均从系统总线上撤除，让出总线使用权。

总线上的数据传送方式分为非突发方式和突发方式两种。非突发传送方式在每个传送周期内都先传送地址，再传送数据，主、从设备之间通常每次只能传输一个字长的数据。

突发（猝发）传送方式能够进行连续成组数据的传送，其寻址阶段发送的是连续数据单元的首地址，在传输阶段传送多个连续单元的数据，每个时钟周期可以传送一个字长的信息，但是不释放总线，直到一组数据全部传送完毕后，再释放总线。

总线定时

总线定时是指总线在双方交换数据的过程中需要时间上配合关系的控制，这种控制称为总线定时，其实质是一种协议或规则，主要有同步、异步、半同步和分离式四种定时方式。

同步定时方式-读命令

总线控制器采用一个统一的时钟信号来协调发送和接收双方的传送定时关系。

假设：CPU作为主设备，某个输入设备作为从设备

1. CPU在T1时刻的上升沿给出地址信息
2. 在T2的上升沿给出读命令（低电平有效），与地址信息相符合的输入设备按命令进行一系列的内部操作，且必须在T3的上升沿来之前将CPU所需的数据送到数据总线上。
3. CPU在T3时钟周期内，将数据线上的信息传送到其内部寄存器中。
4. CPU在T4的上升沿撤销读命令，输入设备不再向数据总线上传送数据，撤销它对数据总线的驱动。

若干个时钟产生相等的时间间隔，每个间隔构成一个总线周期。在一个总线周期中，发送方和接收方可进行一次数据传送。

因为采用统一的时钟，每个部件或设备发送或接收信息都在固定的总线传送周期中，一个总线的传送周期结束，下一个总线传送周期开始。

优点：传送速度快，具有较高的传输速率；总线控制逻辑简单。

缺点：主从设备属于强制性同步；不能及时进行数据通信的有效性检验，可靠性较差。

同步通信适用于总线长度较短及总线所接部件的存取时间比较接近的系统。

异步定时方式

在异步定时方式中，没有统一的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的“握手”信号来实现定时控制。按需分配。

主设备提出交换信息的“请求”信号，经接口传送到从设备；从设备接到主设备的请求后，通过接口向主设备发出“回答”信号。

优点：总线周期长度可变，能保证两个工作速度相差很大的部件或设备之间可靠地进行信息交换，自动适应时间的配合。

缺点：比同步控制方式稍复杂一些，速度比同步定时方式慢。

不互锁方式

注：速度最快，可靠性最差

主设备发出“请求”信号后，不必等到接到从设备的“回答”信号，而是经过一段时间，便撤销“请求”信号。

而从设备在接到“请求”信号后，发出“回答”信号，并经过一段时间，自动撤销“回答”信号。双方不存在互锁关系。

半互锁方式

主设备发出“请求”信号后，必须待接到从设备的“回答”信号后，才撤销“请求”信号，有互锁的关系。

而从设备在接到“请求”信号后，发出“回答”信号，但不必等待获知主设备的“请求”信号已经撤销，而是隔一段时间后自动撤销“回答”信号，不存在互锁关系。

全互锁方式

注：最可靠，速度最慢

主设备发出“请求”信号后，必须待从设备“回答”后，才撤销“请求”信号；

从设备发出“回答”信号，必须待获知主设备“请求”信号已撤销后，再撤销其“回答”信号。双方存在互锁关系。

半同步通信

统一时钟的基础上，增加一个“等待”响应信号WAIT

分离式通信

特点：

1. 各模块均有权申请占用总线
2. 采用同步方式通信，不等对方回答
3. 各模块准备数据时，不占用总线
4. 总线利用率提高