fpga
辣辣哭
无可救药的乐观主义者
展开
-
Verilog阻塞赋值和非阻塞赋值
非阻塞赋值是由时钟节拍决定,在时钟上升到来时,执行赋值语句右边,然后将 begin-end 之间的所有赋值语句同时赋值到赋值语句的左边,注意:是 begin—end 之间的所有语句,一起执行,且一个时钟只执行一次,属于并行执行语句。这个是和 C 语言最大的一个差异点。原创 2024-06-12 10:24:43 · 169 阅读 · 0 评论 -
Vivado与VsCode互联及中文乱码问题
表达式为 E:\vscode\Microsoft VS Code\Code.exe [file name]Vivado与VsCode互联。作为以上方案的补救方案。原创 2024-04-01 15:40:26 · 158 阅读 · 0 评论 -
vivado sdk
要像如下图片加入m,即可。怎么才能找到这个窗口?先把报错原因谷歌一下然后阅读网上的英文回答吧(坏笑)调用数学三角函数时,已经引入了math.h文件,但仍然报错。原创 2024-03-13 10:14:49 · 353 阅读 · 0 评论