数电复习提纲

适用于康华光版教材，按照讲课顺序编写，是根据课堂上重点的回忆，没有插图，供回忆结构使用

进制

需要熟练掌握十进制和二进制、八进制、十六进制直接的转换
其中二进制、八进制和十六进制有特殊的规律：（二转八/十六）

• 八进制：将二进制分为三位一组，转八进制
• 十六进制：将二进制分为四位一组，转十六进制
• 通用，在小数点左边（整数部分）位数不被3/4整除向高位补零，小数点右边（小数部分）向低位补零

十进制转二进制可以考虑位权转换法，写成多个2的n次方相加的形式，存在的次方项为1，其他为0

补充普通法十进制转二进制小数处理办法：
不断乘2直到整数部分为1（整数部分为0则记录0），记录这个1并减去，反复操作直到为整数，这种方法得到的（不需要反转出现1和0的顺序）

数码

指的是数字的每一位的编码，编码一般是二进制（有4位）
分为有位权型和无位权型（如模3型由有位权型通过加101实现）。

介绍了格雷码（无位权）：
特点：相邻的数字用格雷码表示时其数码位只有一位发生变化
得来：

• 对于最高位，保持不变
• 次高位后，每一位等于原二进制数当前位与原二进制数上一位（高位）做异或得到

逻辑关系

需要记忆符号（三种：电路图、框型、特异型）

• 与门 ·
• 或门 +
• 非门 -

讲了复合门：

• 与非门
• 或非门
• 异或门
• 同或门
  在读图时或者画图时需要注意与非门和或非门是双输入单出的，不能用非门错误代替。
  异或门的矩形符号为=1，可用=代表否定，双端输入只有不等时才输出“等于”1
  同或门是异或门的反，符号为1

接下来引入了逻辑代数
提醒注意的是不要把符号与数学中代数符号搞混淆，加号不代表相加
首先是规律（基本定律），只有消去律需要特别记忆
$A+AB=A$
$A+\bar{A}B=A+B$

接着是两个常用恒等式
$AB+\bar{A}C+BC=AB+\bar{A}C$
$AB+\bar{A}C+BCD=AB+\bar{A}C$
冗余项由一对互补的元素”与“的第二个元素”或“得到的，为两个第二个元素的”与“

最后是三个规则

代入规则

一个符号用多个代替(vice versa)

反演规则

取反，按照”先与后或“的顺序将与和或反转，同时给符号取反。多个变量头上的非号保留不动。（只动如$\bar{A}$这种单变量（也可用代入规则），但是$\overline{A+B}$保留(obsidian垃圾无法显示上划线overline)）

对偶规则

与反演规则类似，但是不给变量取反

与非-与非式由与或式二次取反得到，这也是一个常用技巧
与或式，先与后或，sum of products

有趣的（值得注意的）：与或和同或互反，回归定义!

求解最简与或式：多多练习

先说了最小项（与或）和最大项（或与）
要求每个变量都出现一次

卡诺图的规则
折叠展开法，一开始是单变量D取值0和1
水平翻折，D变量对称，出现C变量，左边两个为0，对称轴右边为1.如果三变量，就复制一行（竖直翻折），原来行上左边补0下面补1（B）。继续竖直翻折，出现A变量，和C变量同理，翻折产生原变量对称，新产生A变量对称轴上两行为0，下面为1
0为反，1为原

故卡诺图具有循环性，码为循环码，注意填写规则
性质（十六格AB\CD为例）：相邻两项消去一个变量
四项消去两个、八项消去三个

卡诺图、真值表、逻辑图三者是等价的

通过真值表可直接填写卡诺图，注意循环码特性

逻辑表达式不一定要化成与或式（看1）来填写卡诺图，直接找出使得成立（为1）的项中的变量，在行和列的可能取值中取交集填1，最后没有1的补0

通过卡诺图化简逻辑函数：
将逻辑函数通过画卡诺图化成最简与或式
选取必要的（先选唯一的，不与其它的“1”相邻的“1”）画圈（书中说先画大圈，包含尽可能多的相邻的“1”）。
要求：是2的幂次方个，画的圈可以有之前画的圈中包含的但必须包含没有被圈起来的新的“1”
要检查仔细是否有遗漏，注意四个角这种也是相邻的
将所有的圈化简累加得到最小项表达式

无关项：人为规定的项，在填写卡诺图时可以画“x”代替。如果需要卡诺图画圈化简根据情况选择“0”或“1”填写，按照正常步骤化简

第三章，明确了逻辑门电路CMOS和TTL电路的分类，选讲了TTL的一些参数，主要运用于实验课
随后进入第四章，开头逻辑门电路设计
如何分析：
画真值表，根据卡诺图化简，转成需要形式

继续讲解组合逻辑电路的例题，
如果遇到涉及优先级的电路（按一个优先级高的键无论优先级的键状态如何输出相同），可以在画真值表时输入部分只画优先级高的那个输入的状态，其它以“x”代替，但并不是无关项（无关项是指输出的无关项，而这个是输入部分的）

将“分段”输出函数化成一个输出函数：
直接找到使得满足不同输入时相应的输出所对应的最小项，写成或的形式即可（满足为1），无需画卡诺图，见课件例7

竞争和冒险：

冒险是由竞争（通常 由于反向器的时间迟滞所引起）产生的
如果输出表达式在某种情况下出现了某一输入量和该输入量的反相，（就可能产生）

消除竞争冒险的方法

• 消掉互补乘积相/添加冗余项，即避免在某种情况下只剩下互补项的形式
• 在输出端并联电容，通过充放电来减少影响

编码器

分类：完全编码器（二进制编码器）和8421BCD码编码器（非完全，不对应2的n次方个输入)
作用：将2的n次方个输入转化成n位（n个输出）二进制表示
特点:每个输出1只对应2的n次方个输入中的一个输入为1，其余均为0，否则输出全0（输入为0例外)
可能存在的问题：
当输出全为0的时候，可能是输入为0时产生的,也有可能是出现了不正常的输入（多个输入1）产生的，无法判断
解决方案：加一个GS（编码状态标志）在输出端，如果是由输入0产生的0——用来解决，输出1，其它所有出1的输入都输出1，但是如果为0代表非正常输入

优先编码器

用来解决存在多个输入的情况，也就是说输入可以出现多个1
但是输入存在优先级，通常是高位的优先级比低位高，在写表达式时候只用考虑到高位（最高优先确定位）
典型：集成8/3优先编码器CD4532，在输入端多了输入使能接口EI，输出端除了GS（优先编码状态）还有了输出使能接口EO，可以用来级联，三种工作状态，静止态和工作态EO都输出0，级联态时该芯片不进行编码，（将信号给后面处理）EO输出1

译码器：将n位二进制表示转换成2的n次方个输出（每种对应一个输出）表示
与编码器的不同：输出和使能端（部分)低电平为有效输入，有时在书上记号取反（代表低电平有效，并不是取反）
但是在写逻辑表达式的时候由于输出为低电平有效，转化成常规高电平有效相当于要取反，通过二次取反转换

译码器实现逻辑函数:(注意逻辑式和图的取反符号的区别)，将函数写成最小项形式，此时的表达式的反代表真反，得到若干个（反）或的输出，此时可以将其转化成若干个与的输出再取反（利用与非门实现，减少器件（反相器）？）
段译码器
数据选择器、香农展开定理

数据选择器（根据二进制n位码（输入）确定输出——2的n次方个输入中的一个）

数据选择器实现逻辑函数：
$n-2^n$ 线数据选择器
若逻辑函数的变量有n个：
将其划成最小项后可以直接得到

若逻辑函数的变量大于n：
一般情况下为n+1个：
可以通过将最小项表达式提出n个变量，另一个变量作为2的n次方个输入中的一个系数输入（需要先合并n位码输入的n项，有时会得到1），这就是香农展开定理，其结果根据提出的变量不唯一
大于n+1个可以通过逻辑门函数实现

一个适用于用多个编码器/译码器/数据选择器实现更多输入和输出的器件的口诀：高位用于片选（不同器件之间），低位（共有的位或者说是一片器件中所有的位）用于输出，灵活运用使能端控制片选
一个特例：双四选一数据选择器，其输入端是共用的

译码器和数据选择器的区别：
译码器无输入信号，其输出的信号仅为0和1，即将二进制码转换后每个对应编号口信号的存在与否，输出的是直接得到的产生的翻译的结果
数据选择器有输入信号，输出的是对应口的输入信号而非直接产生的0和1，二进制码仅起选择作用无产生作用。数据选择器在实现逻辑函数时候如果变量仅有n个，为了得到与译码器相同的结果，需要【选择】出信号，因此对应输入应该接1
当然，在理解这个问题之前，应该注意到，输入输出仅有0和1，但利用表达式可以便捷表达不少问题

数值比较器

单位数值比较器：
两个输入（Ai和Bi（二进制）），三个输出（A>B,A=B,A<B，满足条件输出1，不满足输出0)

比较多位：从当前高位向低位比，如果高位不相等结果已出，若相等持续向低位比较

集成四位数值比较器74HC85：
两个数位输入，三个级联输入（A>B,A=B,A<B，当用若干个数值比较器级联比较一个比四位长的数的大小时，从低位比较（级联），最低四位输入A=B为1其它两个为0，如果比较结果相同，那么看级联输入确定数的大小)，三个输出，从高位向低位比较（单片）

串联扩展：速度慢，但不用多余的数值比较器
并联扩展：速度快，但是需要多余的比较器，通过“压位”（压的位数取决于单个数值比较器的输入个数）比较

算术运算电路

加法器：

全加器（三个输入，有进位输入，两个输出）
半加器（两个输入，两个输出)
在逻辑符号上注意i的区别（可能是in也可能是位数）
和数Si等于输入值的异或
进位Ci（需要注意到进位只可能是0或者1，不可能是2，这也就意味着如果输入的两个加数发生了进位，那么再与前一位的进位相加就不会发生进位。如果未发生进位，也就可能与前一位的进位相加产生进位，因此写成或的形式）等于两个输入相与或上和数与前一位进位相与
超前进位加法器：通过“预处理”的方式，运用不断展开的方法（因为进位只与两个加数和前一位的进位有关，不断代入前一位使得当前位的进位都可以在不用求出前一位的进位表示)

减法器：

首先约定两个数都是无符号的且是n位的，所以可以通过下面方式处理：
$A-B=A+2^n-(B+2^n)=(A+2^n-B)-2^n$
注意到$2^n-B$为B的补码（反码加一）
$A-B=A+B_{补}-2^n$
如果A>B，那么$A+B_{补}>2^n$ ，会产生进位，而这个$2^n$ 可以看作$1\begin{array}{c}\underbrace{\mathrm{0...0}}\\ n\end{array}$，也就是进位的1的那部分数，A-B就等于A+B的补码的和数
如果A<B，就有B>A，添加负号即可
这样就可以使用全加器和逻辑门来实现，全加器的进位输入为1，使用异或或者同或来保证在A>B和A<B两种情况下的对应取反与否

锁存器和触发器

表示方法：功能表、特性方程、状态转换图

双稳态电路（反相器交叉耦合），需要接电工作，输出在接电瞬间随机但随后固定

锁存器（对工作脉冲电平敏感）

SR锁存器(Set-Reset Latch)

S端，使得Q输出为1
R端，Q输出为0
输出改变后撤去高电平输出不变
S和R同时输入有效信号或者有效信号被同时撤走，会发生竞争，状态不确定，注意画法 ，若不同时按正常情况分析
S和R都没有有效信号输入，输出$Q^{n+1}$ 由上一时刻$Q^n$决定
分析方法：门的锁死，使其“退化”成双稳态电路
或非门SR锁存器
输入信号高电平有效
或非门被0锁死
约束条件：$S\cdot R=0$
与非门SR锁存器
输入信号低电平有效
与非门被1锁死
约束条件：$S+R=1$

在写特性方程时需要将约束条件写上
写特性方程的方法：

• 列出功能表
• 根据功能表画出卡诺图，卡诺图是关于$Q^{n+1}$的，三个变量是$S$、$R$、$Q^n$ ，根据置0和置1以及不变的情况填写输出结果，如果两个输入都为有效信号输出为无关项
• 由卡诺图化简出特性方程

触发器（对工作脉冲边沿敏感）

与锁存器的区别：多了一个$CP$ 时钟脉冲信号输入，仅在时钟脉冲边沿突变时才有可能改变输出结果，$CP$输入无取反符号代表上升敏感，反之下降敏感

在组合集成器件中，通常也有S和R输入，为异步信号，不与时钟信号同步，随时按照SR锁存器规则改变输出，优先级最高

D触发器

输出由时钟脉冲信号边沿突变前的$D$信号决定，与其相同

JK触发器

若$J$与$K$均为0，则输出不变
若$J$与$K$不同（一个为0一个为1），输出由突变前$J$决定
若相同，输出发生翻转
特性方程：$Q^{n+1}=J\overline{Q^n}+\bar{K}{Q}_n$

T触发器

由T决定，若T为0，保持不变
若T为1，发生翻转
特性方程：$Q^{n+1}=\bar{T}{Q}^n+T\overline{Q^n}$
对比可得可以用Jk触发器来组成T触发器，既J和K都输入T

T’触发器

T始终为1的T触发器，$Q^{n+1}=\overline{Q^n}$

在由功能表画时序图的时候，一般默认输出$Q$初始状态为零，若未给出，注意一下是否有隐含条件，例如R端输入为1则Q为0

第六章 时序逻辑电路

组成：组合电路（门）与存储电路（触发器)

描述方法：

输出方程组、激励方程组、触发器特性方程组
输出$O$方程组为输入$I$和触发器输出$S^n$（现态）的函数
激励$E$方程组为触发器的输入，也是$I$和$S^n$的函数
触发器特性方程组为$S^{n+1}$和$S^n$的函数
将激励方程组代入触发器特性方程组消去$S$可以得到状态转换方程组

时序电路的功能表达方法

1.状态转换方程组
2.状态转换表
传统形式的真值表：分别列出在$Q^n$（可能多个）和输入$A$不同取值组合情况下$Q^{n+1}$和$Y$的不同取值组合
集约形式的状态转换表：将不同的$Q^n$写在一起（组成一个串），右边一起写出其对应的$Q^{n+1}$和输出$Y$（中间用/隔开）当然还要考虑不同的输入$A$，可以分两列写结果对应$A=0/1$
3.状态图
如同状态转换图将不同量之间用/隔开
4.时序图

时序逻辑电路的分析

写出状态转换方程组和输出方程组，列出状态转换表，看不出的话画状态转换图和时序图

Mealy电路：输出与输入有关，受输入干扰
Moore电路：输出与输入无关，只受触发器状态影响

同步时序逻辑电路的设计

1.定义变量（输入、输出）和状态，（不管触发器），（由【原始状态图】）画出【原始状态表】状态转换表——左边是现态（不管取值组合，用字母表示状态），右边是次态（转移到的状态），要加上输入和输出
2.合并等价状态（输入相同，输出和次态相同）：根据状态表找到相同的行，将其合并成一行。合并时应使用与消消乐类似的规则，合并后状态的编号也会因为消去一项而发生改变，及时应用改变后的编号继续寻找相同状态合并
3.确定触发器类型（根据题目要求），触发器的个数由状态数决定（一个触发器只有一个单位二进制输出），需要能够涵盖所有的状态（状态的转移是由触发器的转移特性方程和激励方程决定的），所以所有触发器的二进制串所对应的数值要大于等于状态数减一（因为从0开始计数），触发器的个数为$\lfloor lo{g}_2(n)\rfloor ,n为状态数$
4.将各状态用二进制串编码，若二进制串所能表达的状态个数大于所需状态，其它多余状态为无关项
5.（在不少情况下仅需从这一步开始）将原始状态表改成状态转换表，进而列出状态转换真值表，进而求出真值表中每一种取值组合对应的触发器的输入（激励方程），在真值表右边附加上激励信号表（可选），这一步是重点。可画出触发器两状态（0和1）之间的转换图来辅助
6.利用卡诺图化简激励方程和输出方程
7.检查自启动能力（进入，一般从无效状态进入，是否能在若干时钟周期后恢复到正常状态进行循环），若没有则修改电路（这是由于无关项产生的，无关项是无效状态产生的）。在一些电路中可以使用异步清零来使无效状态进入有效状态

寄存器和移位寄存器

可以将串行输入转为并行输入（通过最后一个非循环时钟周期的移位实现）

Dsl在右边，Drl在左边

左移和右移：乘2和除以2

使用T触发器来组成JK触发器：
由于JK触发器有两个输入，T触发器只有一个输入，为了用一个输入达到JK触发器两个输入的效果，需要确定输入的函数。画出真值表来求解，包括假定的J和K信号，现态和次态，根据现态到次态的转换来确定T对应的输入信号，并画出该信号对应的卡诺图来求解。根据分析，该信号与假设（实际要模拟的）J和K信号以及现态决定

计数器

二进制计数器：n位二进制计数器=$2^n$计数器，模为$2^n$ 。当有计数脉冲到来，计数加一，从0到$2^n-1$循环
非二进制计数器：可由二进制来限制状态组成，其计数还是用二进制01串来表示

由触发器来组成，观察到：
异步计数器：最低位随每个脉冲翻转，下一位随本位翻转而翻转，通过脉冲信号的连接和T’触发器来实现（本位的输出作为下一位的脉冲信号输入）
同步计数器：仅当当前位到最低位全为1时，下一个时钟脉冲到来时将会产生下一位的翻转，可用T触发器，用当前位到最低位的输出信号相与点结果作输入，全为1时翻转下一位实现

74HC161芯片：
增加了CET和CEP为计数使能，仅当全为1时计数（递增或递减），还有一个进位信号TC，当4个输出全为1且CET为1时输出1.另外还有异步清零和同步并行置数输入。（为了置数加上一个二选一数据选择器）

优先级排序：

• 异步清零CR
• 同步并行置数

用计数器构成其它进制计数器

扩展进制
使用并行进位和串行进位的方法拓展
串行进位：CET和CEP始终接1，CP接前一片计数器（低位）的TC进位信号（注意是否需要反相器），注意进位信号当该片计数器输出全为1和前面所有输出全为1时才为1（二进制的特点），和用触发器组成类似。
并行进位：CP都接同一个，通过控制CET和CEP的组合来控制计数
注意根据输出二进制数串的特点来确定进位信号，上升沿和下降沿的选择（是否需要反相器），例外：异步清零或者置数实现会出现一个时间很短很尖锐的脉冲，利用达到暂态的这个数的某一或几位的特点来进位使能，由于持续时间很短，上升沿和下降沿都适用！
可先减小进制再用减小的进制相组合来实现，也可以先扩展再减小进制

减小进制
利用去除一部分二进制输出状态(跳过这部分数字)来实现，有反馈清零法和反馈置数法（可以置任何数，不一定是0，相应改变这n进制的数字所处范围）
同步比异步提前一个数进行相应的操作

多片计数器级联后最高位进位脉冲与时钟脉冲的频率关系：多少位进制就是多少分之一时钟频率，虽然这两个脉冲周期的波形是不一样的。占空比需要具体分析，搞清楚是串行进位还是并行进位，由此还可以引出低位进位信号对于最后一片计数器缩小进位的电路的使能端作用问题（虽然最后一片即高位片全为1但要“反过来”看还有11110000到11111111的情况）

环形计数器
由循环移位寄存器构成，并不是真正的“计数”，若干个状态来回切换达到计数的效果。有效状态n个，但是使用二进制串来表示，所以浪费了很多无效状态。
衍生：扭环形计数器，在右移串行输入的输入端的最高位接上反相器，增加状态，列出状态表，根据唯一的状态组合设计出译码电路

555计数器
需要拆开讲，有时接地需要另外接电容

555定时器

使能端$R_D$=0，低电平有效，不工作，$V_o$=0

2(+/S)、6(-/R)为电压比较器的输入端（低电平有效）
5(+/S)接电容去除干扰
7为放电端与输出通过三极管与接地1相连，当输出为1，通过反相器之前为0截止充电，为0反相器之前为1导通放电
4为电源端、1为接地端

单稳态触发器

在负脉冲未到达之前，S为1，R为1。（低电平有效）到达后，S变为0，Vo变为1，则三极管截止，电容器充电使得R变为0，Vo改变，三极管导通电容放电。只有当负脉冲到来时电容才能充电，与此同时输出发生翻转，随后S马上变回1，此时S=1，R=0
不可重复触发：在充电阶段再来一个负脉冲不产生影响
窄负脉冲，宽正脉冲
正脉冲持续时间$t_w=RCln3$
5接三角波或者正弦波可以调节宽脉冲宽度

施密特触发器

特点：带迟滞环的电压比较器
2和6接一起接输入信号
由于有正负阈值电压之间的S=1，R=1保持态，能达到延迟到效果

多谐振荡器

施密特触发器的基础下输出经电阻接电容，无需外加触发信号自行震荡
电容两端的电压在施密特触发器的正负阈值电压之间震荡，通过输出来控制通过7口放电
输出高电平时间（充电）：$t_{PH}=(R_1+R_2)Cln2$
输出低电平时间（放电）：$t_{PL}=(R_2)Cln2$
频率$f=\frac{1}{(R_1+2R_2)Cln2}$
高电平时间长于低电平时间
若要使得占空比可调，通过二极管使得充放电路径中电阻不同来实现