UVM宏总结

最新推荐文章于 2024-07-06 16:22:29 发布
最新推荐文章于 2024-07-06 16:22:29 发布
阅读量883 收藏 1
点赞数 1
分类专栏： UVM 文章标签： 功能测试 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_61703043/article/details/125914213
版权

一、复制宏

// 注册object类
`uvm_object_utils(类名)
`uvm_object_parm_utils(类名)
`uvm_object_utils_begin(类名）

// 注册component类
`uvm_component_utils(类名)
`uvm_component_parm_utils(类名)
`uvm_component_utils_begin(类名)

// 注册域，实现field automatic
`uvm_field_xxx(变量名,UVM_ALL_ON)

二、回调宏

// 注册宏，其实是添加了一个静态变量（factory注册是添加了一个type_id的类型成员）
`uvm_register_cb(调用类名，被调用类名）

// 调用宏
`uvm_do_callbacks(调用类名, 被调用类名, 被调用函数/任务名(参数列表))
挣扎着的咸鱼
关注
专栏目录
UVM中函数及宏介绍
youzjuer的博客
07-06 552
uvm函数介绍
UVM实战 卷I学习笔记18——UVM常用宏汇总
weixin_41979380的博客
01-14 1621
目录扩展寄存器模型中的数据位宽扩展寄存器模型中的地址位宽自定义字选择（byteenable）位宽去除OVM中过时的用法，使用纯净的UVM环境 宏与运行时的命令行参数不同。它有两种定义方式，一是直接在源文件中中使用define进行定义： `define MACRO 或者： `define MACRO 100 二是在编译时的命令行中使用如下方式： <compile command> +define+MACRO 或者： <compile command> +define+MACR
UVM：3.1.4 与uvm_object 相关的宏
06-10 2343
1.uvm_object_utils：把一个直接或间接派生自uvm_object 的class 注册到factory。 2.uvm_object_param_utils：把一个直接或间接派生自uvm_object 的参数化的class 注册到factory。类似： 参数化的class 在重构性中经常用到。如果允许，尽可能使用参数化的class，提高代码可移植性。 3.
【转载】UVM部分宏
如切如磋，如琢如磨。
02-28 422
参考：http://blog.eetop.cn/blog-1561828-2331509.html 性价比分析 `uvm_*_utils 应该使用。 这些配对的宏用来将类注册到factory中，定义create()方法。由于类型的注册必须准确，而这些宏代码简短、易于分析，也难以出错，所以这些宏是很方便的方法，应该使用。 `uvm_info | warning | error | f...
UVM：3.1.5 与uvm_component 相关的宏
06-10 1674
1.uvm_component_utils：把一个直接或间接派生自uvm_component 的类注册到factory中。 2.uvm_component_param_utils：把一个直接或间接派生自uvm_component 的参数化的类注册到factory中。 3.uvm_component_utils_begin：uvm_object_utils_begin 相似，用于同时需要fact
uvm学习总结_2021.1.11
01-11
【UVM 学习总结】 UVM（Universal Verification Methodology，通用验证方法）是一种用于验证集成电路（IC）设计的框架和库，它基于SystemVerilog语言。本文将深入探讨UVM中的关键机制，特别是sequence机制，以及UVM...
(19)UVM 史上最强sequence相关宏操作总结
数字IC小白的日常修炼
11-19 2325
史上最强sequence相关宏操作总结 文章目录史上最强sequence相关宏操作总结 下面一段代码是对start()方法执行过程的自然代码描述，可以看出它们执行的顺序关系和条件: sub_seq.pre_start() (task) sub_seq.pre_body() (task) if call_pre_post==1 parent_seq.pre_do(0) (task) if parent_sequence!=null parent_seq.mid_do(this)
我的UVM白皮书总结（3）
ZYQ100000的博客
09-26 1119
uvm_component与uvm_objectuvm_object是UVM中最基本的类，uvm_component也派生自uvm_object，但uvm_component有一些uvm_object没有的特性。1.在new的时候指定parent参数来形成UVM树形结构。2.phase自动执行。只有基于uvm_component的派生类才可能成为UVM树的节点。
UVM
03-16
此外，UVM提供了丰富的宏和函数来简化这个过程，如`uvm_config_db`用于配置组件属性，`uvm_test_top`用于启动测试流程。 **覆盖率** UVM集成了SystemVerilog的覆盖率工具，允许用户定义和收集各种覆盖项，如地址...
UVM实战_1_UVM基础篇
weixin_61103637的博客
11-27 1288
本篇主要介绍UVM的几大组件，以及一些基础的知识提示：这里对文章进行总结：例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
UVM基础-sequence系列宏
qq_36955425的博客
06-04 4068
为什么cast会为0？使用重载pre_do，mid_do，和post_do的方法只会把简单的方式复杂化。事实上，这几个宏的底层都是`uvm_rand_send_pri_with，其他宏在其基础上做了参数固化，对于`uvm_rand_send_pri_with的源码分析，逻辑和其他的宏一样，只不过这个宏除了调用start_item和finish_item之外，还需要调用get_sequencer来获取sequencer，因此，这一系列宏需要和uvm_create系列宏配合使用。用的比较少，不过多讨论。
[UVM源代码研究] 聊聊uvm_sequence中常用的宏以及方法
sunstat的博客
03-28 1461
聊聊uvm_sequence中常用的宏以及方法
竹海码路：深入理解uvm宏机制
竹海的博客
02-27 2428
本文以uvm_info宏来展开说明uvm宏机制。 基础是uvm_report_object类的使用，该类继承uvm_object。理解uvm_info宏，需要了解uvm_report_info 和 uvm_report_enabled方法。 uvm_report_enabled就像开关一样，管着是否输出信息。笔者可能说得较为笼统，大体意思是一样的。这里面有个比较抽象的东西，verbosit......
UVM Field机制详解二：宏的实际行为（源码解析）
y475351429的博客
07-06 1159
深入解析Field行为是如何实现的，即宏定义的实际内容。
UVM世界观之十三（终）：宏的优劣探讨
TroubleMaker
08-22 1501
本文转自：http://www.eetop.cn/blog/html/28/1561828-2331509.html 对于UVM的初级用户而言，学习UVM的困难之一就是种类繁多的宏（macro）。宏对于软件开发而言，使得重复编码的部分变得简洁，易于阅读，但同时宏也隐藏了更多的细节。实际上隐藏的这些细节对于理解UVM在每个环节的机制都有帮助，而宏对于UVM的小白而言，在度过了初级“临摹”的时候，就...
UVM factory机制注册宏一览
hemlok的博客
09-23 648
my_ext ext;string str;endclass。
UVM学习笔记--概览
wonder_coole的博客
05-06 3360
使用UVM的第一条原则：验证平台中所有的组件均应派生自UVM中的类。 factory机制：必须用宏 `uvm_component_utils，`uvm_object_utils, `uvm_object_utils_begin … end 注册后才能使用。 UVM factory机制会维护一个注册表，用这些宏可以把用户定义的类注册到该表中。 在top tb中使用 run_test(“your_t...
#UVM# uvm仿真小贴士
那么菜的博客
01-20 335
(1)需要在tb.sv中使用`include “uvm_macros.svh”语句; uvm_macros.svh里面包含了众多的宏定义. (2)需要在tb.sv中使用import uvm_pkg::*;语句; 将uvm_pkg导入验证平台中,只有导入了这个库,编译器在编译文件时才会认识其中的uvm_driver, uvm_monitor等类名. ...
UVM入门实验1
qq_39794062的博客
02-23 3850
一、工厂的注册、创建和覆盖机制 UVM中只有两种用例注册的宏 `uvm_component_utils(T) `uvm_object_utils(T) 编译仿真factory_mechanism.sv文件 object_create类 class object_create extends top; trans t1, t2, t3, t4; `uvm_component_utils(object_create) function new(string name = "obje
UVM宏代码具体示例
最新发布
10-17
UVM (Universal Verification Methodology) 宏代码是一种预定义的行为，用于简化和增强验证环境中的重复性任务。它们通常是一组指令序列，可以复用并封装常见的测试活动。例如，`uvm_sequence_item#(Type T)` 类型的宏定义 `DEFINE_uvm_sequence #(T)` 可以用来创建一个通用的顺序项模板，其中 `T` 是具体的被测模块类型。 下面是一个简单的UVM宏代码示例： ```vhdl // 定义一个通用的顺序宏 DEFINE_uvm_sequence(T) = class extends uvm_sequence#(T) { function new(string name = "my_sequence", uvm_sequence_param_base param = {}); super.new(name, param); endfunction // 宏里定义通用步骤，如设置随机数种子 protected virtual task body(); uvm_random_pool rng; rng.start_time = get_start_time(); rng.seed(get_rand_seed()); // 其他通用操作... endtask }; ``` 在这个例子中，每次创建这个宏的新实例时，都会自动包含设置随机数种子的操作。你可以通过继承这个宏并在需要的地方覆盖或添加自定义行为。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值