wonder_coole
码龄4年
  • 270,869
    被访问
  • 32
    原创
  • 1,756,077
    排名
  • 618
    粉丝
  • 56
    铁粉
关注
提问 私信

个人简介:半导体行业非IT码农一枚

IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:北京市
  • 加入CSDN时间: 2018-03-13
博客简介:

wonder_coole的博客

博客描述:
技术笔记学习交流
查看详细资料
个人成就
  • 获得305次点赞
  • 内容获得56次评论
  • 获得2,493次收藏
创作历程
  • 1篇
    2021年
  • 1篇
    2020年
  • 16篇
    2019年
  • 16篇
    2018年
成就勋章
TA的专栏
  • SOC
    4篇
  • IC 前端设计
    19篇
  • 电子电路知识
    4篇
  • Linux/Unix/Ubuntu
    3篇
  • Image Processing
    1篇
  • OpenCV
    2篇
  • Code
    1篇
  • Perl
    1篇
  • ClearCase
    2篇
  • Commuication
    4篇
  • SystemVerilog/Verilog/VHDL/UVM
    12篇
  • Python
    1篇
  • UVM
    3篇
  • SystemVerilog
    3篇
  • IC 验证
    2篇
  • 通信
兴趣领域 设置
  • 人工智能
    opencv计算机视觉机器学习深度学习神经网络tensorflow图像处理
  • 最近
  • 文章
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

微电子/半导体/芯片设计网络资源搜集分享

自己收藏夹里东西,觉得不错就分享下,随时添加(●'◡'●)半导体新闻资讯https://en.wikichip.org/wiki/WikiChip CPU 架构和型号 roadmap及相关新闻 https://www.techinsights.com/很多手机拆解的文章都是从这里来,甚至拆解到芯片内部 https://www.design-reuse.com/ 介绍市场在售的各种IP,也包含一些知识介绍文章专业知识深入学习类https://www.allaboutcirc...
原创
发布博客 2021.07.29 ·
374 阅读 ·
4 点赞 ·
1 评论

使用VCS进行带UPF的RTL低功耗仿真

概括使用VCS进行UPF的RTL级PA仿真相关知识,总结实践中需要注意的要点,及碰到的问题。
原创
发布博客 2020.09.07 ·
6939 阅读 ·
3 点赞 ·
0 评论

LPDDR4的训练(training)和校准(calibration)--ZQ校准(Calibration)

  LPDDR4的ZQ pin, 用来外接一240Ω±1%下拉电阻。LPDDR4将其作为参考电阻,用来校准DRAM内部的240Ω电阻。因为芯片内部的240欧电阻是由CMOS构成,由于CMOS的天然特性,造成该电阻会随着PTV(制程,温度和电压)变化,因此必须对其进行校准。  在JESD209-4B LPDDR4标准中,提到ZQ校准有四个作用输出上拉校准,即校准输出电压VOH PU-...
原创
发布博客 2019.11.10 ·
18509 阅读 ·
24 点赞 ·
11 评论

LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)

  Write Leveling是从DDR3开始引入的概念,为了解决DQS和CLK的edge alignment的问题。  因为从DDR3开始采用了新的拓扑结构:fly-by。即多个DRAM放置在PCB上时(或多个die),地址线,控制线,时钟线采用fly-by方式进行布线,DQ,DQS和DMI还是采用点对点的布线方式,这造成到达DRAM端的DQS对和CLK对的信号延时不同。  采用了fly-...
原创
发布博客 2019.10.28 ·
17160 阅读 ·
20 点赞 ·
0 评论

Perl集腋成裘(1)

原创
发布博客 2019.10.15 ·
230 阅读 ·
0 点赞 ·
0 评论

H.265/HEVC视频编码标准总结

目录1.HEVC的Profiles(档次),Levels(级别),Tier(层)1.1 HEVC的Profiles(档次)1.2 HEVC Levels(级别)和Tiers(层)2.HEVC的分层结构2.1 分层结构概述2.2 VCL2.2 NAL2.2.1 NAL unit 头包含的信息:2.2.2 VCL-NALU和non VCL-NALU具体类型如下:...
原创
发布博客 2019.07.21 ·
9393 阅读 ·
0 点赞 ·
1 评论

维特比译码器(Viterbi Decoder)硬件架构(三)--硬件结构描述及RTL源代码

1. 综述发展到现在,Viterbi译码器的硬件结构以及很成熟了。这里要描述的Viterbi译码器采用了一个成熟的规整化的硬件的硬件架构,可根据配置寄存器来对LTE,NB-IOT及GSM/GPRS/EDGE中使用的卷积码进行译码。前向回溯的滑窗技术可以减少Path Metric Buffer. 基于可配的网格结构可实现约束长度为4~7,编码效率为1/2,1/3,1/4,1/5,1/6的卷积码的译...
原创
发布博客 2019.06.21 ·
2483 阅读 ·
3 点赞 ·
0 评论

维特比译码器(Viterbi Decoder)硬件架构(二)--卷积码解码算法

网格图(Trellis Diagram)Trellis 是卷积解码用到的概念,这是理解解码过程的基础。解码过程硬件实现参考文献Encoding/Decoding - Presentation of Convolutional Code...
原创
发布博客 2019.06.19 ·
4143 阅读 ·
3 点赞 ·
2 评论

UVM学习笔记--寄存器模型 Register Model

1.寄存器模型( Register model )简介UVM的寄存器模型是一组高级抽象的类,用来对DUT中具有地址映射的寄存器和存储器进行建模。它非常贴切的反映DUT中寄存器的各种特性,可以产生激励作用于DUT并进行寄存器功能检查。通过UVM的寄存器模型,可以简单高效的实现对DUT的寄存器进行前门或后门操作。它本身也提供了一些寄存器测试的sequence,方便用户直接使用。UVM的寄存器模型...
原创
发布博客 2019.06.13 ·
20690 阅读 ·
65 点赞 ·
9 评论

UVM学习笔记--sequence和sequencer

1. UVM sequence机制的意义UVM的sequence机制最大的作用就是将test case和testbench分离开来。 对一个项目而言,testbench是相对稳定的框架,而针对各个module要有不同的测试内容,所以具体的test case 的差异非常大。在UVM中, test和sequence类总是成对出现,实现了testbench和具体的test case的结合。test类...
原创
发布博客 2019.05.29 ·
18002 阅读 ·
51 点赞 ·
2 评论

UVM学习笔记--phase机制

1.UVM phase 概览UVM采用phase机制来自动化运行testbench各个仿真过程。UVM phase支持显示或隐式的同步方案,运行过程中的线程控制和跳转。用户只要把代码填入对应的phase,这些代码就会自动在正确的时间执行。各个phase执行顺序如下图所示:相较于OVM,UVM新增了12个小的task phase,如下图:其中run_phase和uvm新增加的12...
原创
发布博客 2019.05.22 ·
12295 阅读 ·
9 点赞 ·
1 评论

UVM学习笔记--TLM通信

Table of Contents1.TLM简介2.UVM TLM基本概念2.1 TLM 通信常用的的三种传输:Put/Get/Transport2.2 TLM 通信中的三种端口:Port,Export,IMP2.3 Put/Get/Transport等动作的实现2.4 跨层次连接3. 所有常用的一对一Port类型的总结4. Analysis端口(一对多连接)...
原创
发布博客 2019.05.15 ·
6566 阅读 ·
16 点赞 ·
0 评论

UVM学习笔记--build_phase的执行顺序

理解UVM build_phase的执行顺序很重要虽然明白build_phase的执行顺序是由上往下,由根节点到叶子节点,但具体细节还是不清楚,如是在同级的所有节点都先创建完成,在开始下一级节点的创建?还是某个节点一下所有节点都创建完,在创建兄弟节点及其子节点呢?我做了个试验,在每个component的new函数结尾会打印tag是 [new_call]的信息, 在每个build_phase函数...
原创
发布博客 2019.05.10 ·
5951 阅读 ·
4 点赞 ·
6 评论

UVM学习笔记--UVM 基础

1.UVM component相较与UVM object所具有的两大特性:在new时候通过指定parent参数来形成一种树形结构。具有phase的自动执行的特点。
原创
发布博客 2019.05.09 ·
1531 阅读 ·
0 点赞 ·
0 评论

UVM学习笔记--概览

使用UVM的第一条原则:验证平台中所有的组件均应派生自UVM中的类。factory机制:必须用宏 `uvm_component_utils,`uvm_object_utils, `uvm_object_utils_begin … end 注册后才能使用。UVM factory机制会维护一个注册表,用这些宏可以把用户定义的类注册到该表中。在top tb中使用 run_test(“your_t...
原创
发布博客 2019.05.06 ·
2334 阅读 ·
1 点赞 ·
0 评论

使用CVS仿真的两个简单的Makefile

在Linux/Unix下,提交RTL仿真常用的有两种方法,一个靠perl脚本,一个靠Makefile。当然更多的是将两者粘合到一块来用。这里分享下我用过,功能比较简单的Makefile。CODE_PATH = /home/xxx/work/rtlcode/dut # dut rtl pathCASE :=GUI :=TEST = $(CASE) # case name from...
原创
发布博客 2019.04.22 ·
1099 阅读 ·
0 点赞 ·
0 评论

python集腋成裘

记录脚本命令把每次脚本执行的命令和参数记保存到一个文件里,以便以后查看// An highlighted blockdef command_log_record(cmd): """ This is to record the command lint to a log file """ cmd_log = 'Issued' # the log file name ...
原创
发布博客 2019.04.19 ·
162 阅读 ·
0 点赞 ·
0 评论

维特比译码器(Viterbi Decoder)硬件架构(一)--卷积码及编解码算法介绍

1. 卷积码(convolution code)卷积码在无线通信里用的非常广泛,通常卷积码编码器开始工作前都要进行初始化,按编码器的初始状态不同可以分为两类:1.1 末尾补零卷积码(Tail-bits):通常卷积码编码器开始工作时都要进行初始化,编码开始前将编码器的所有寄存器单元都进行清零处理。而在编码结束时,需要添加0到码流末尾(Tailed Termination),使编码器状态归...
原创
发布博客 2019.01.23 ·
5754 阅读 ·
2 点赞 ·
0 评论

维特比译码器(Viterbi Decoder)硬件架构(一)--卷积码及编解码算法介绍

1. 卷积码(convolution code)卷积码在无线通信里用的非常广泛,通常卷积码编码器开始工作前都要进行初始化,按编码器的初始状态不同可以分为两类:1.1 末尾补零卷积码(Tail-bits):通常卷积码编码器开始工作时都要进行初始化,编码开始前将编码器的所有寄存器单元都进行清零处理。而在编码结束时,需要添加0到码流末尾(Tailed Termination),使编码器状态归...
原创
发布博客 2019.01.23 ·
5754 阅读 ·
2 点赞 ·
0 评论

漫谈用过的版本管理工具--CVS,ClearCase和Git

我接触过SVN,CVS,Clearcase和Git,真正做项目用过的有CVS,ClearCase和Git,在这里简单写下我自己对这三个版本工具的使用感受。基本对比SVN,CVS,Git为开源免费工具,ClearCase为IBM所有 。SVN,CVS,ClearCase为集中管理,Git为分布式管理。ClearCase只有大公司使用,小公司一般会使用SVN,CVS,Git。对于硬...
原创
发布博客 2018.12.17 ·
869 阅读 ·
0 点赞 ·
0 评论
加载更多