数字逻辑与EDA技术——数字技术概述

1.什么是Top-down设计方式？

       自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。自上而下设计中可逐层描述，逐层仿真，保证满足系统指标。

2.数字系统的实现方式有哪些？各有什么优缺点？

（1）EDA方法：top-down

自上而下，可编程逻辑器件，系统设计的早期进行仿真和修改

多种设计文件，发展趋势以HDL描述文件，自动实现

优点：效率高，不易出错。自上而下利于早期发现错误，避免设计工作浪费。

缺点：是抽象的，需要借助计算机辅助具体完成

（2）传统方法：bottom-up

自下而上，通用的逻辑元器件，系统硬件设计的后期进行仿真和调试

主要设计文件时电原理图，手工实现

优点：具体直观。

缺点：效率低，易出错。

   注：EDA技术极大地降低硬件电路设计难度，提高设计效率，是电子系统设计方法的质的飞跃

3.用硬件描述语言设计数字电路有什么优势？

（1）电路的逻辑功能容易理解

（2）把逻辑设计与具体电路的实现分成两个独立的阶段来操作

（3）逻辑设计与实现的工艺无关

（4）逻辑设计与资源积累可以重复利用

（5）可以由多人共同更好更快地设计非常复杂的逻辑电路（几十万门以上的逻辑系统）

4.基于FPGA/CPLD的数字系统设计流程包括哪些步骤？

5.什么是综合？什么是适配？

综合就是将设计者在EDA平台上编辑输入的HDL文本或原理图描述，与硬件结构挂钩，是实现软件转化为硬件的关键，是语言或图形描述与硬件实现之间的一座桥梁。综合的结果是低层的便于可编程器件实现的电路网表文件。（HDL语言或原理图→综合→电路网表文件）

适配是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如sof，pof文件（适配，即结构综合，适配器的任务是完成目标系统在器件上的布局布线）

6.功能仿真与时序仿真有什么区别？

功能仿真：
直接对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程。功能仿真过程不涉及具体器件的硬件特性。
时序仿真 ：
在选择具体器件并完成布局布线后进行的包含延时的仿真。
不同器件内部时延不一样，不同布局布线方案也给延时造成很大的影响