- 博客(6)
- 收藏
- 关注
RSS订阅原创 【SV基础】System Verilog学习+功能覆盖率模型开发（SVA和CoverGroup)
SystemVerilog，简称SV，是在Verilog的基础上扩展而来的，属于更高级的编程语言，引入了C++、Java、Python等高级语言也有的类的概念，更抽象，还有其他扩展功能，可以实现数字设计的扩展，功能更强大，也是验证的主流语言，UVM方法学正是基于SV语言开发的。
2024-06-21 21:08:01
1179
原创 【Verilog基础】学习笔记和思路整理
本文主要根据博主的入职整个Verilog学习过程提供一些整体学习思路，从基础到后续设计等，由浅入深整合一些相关的内容，因此涉及很多细节和拓展的内容也需要自己花时间再深入学习。
2024-06-08 20:15:09
1260
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人