- 博客(2)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 学习笔记（一） AXI协议原理及IP核封装
简单介绍一下这几个寄存器，每个寄存器位宽32位，对于控制寄存器，他是PS端要写入PL端的一些控制命令，它是一个只写的寄存器。例如在上面的代码中，当byte_index为0时，slv_reg0[0 +: 8]，它就相当于slv_reg0[7:0]，当byte_index为1时，slv_reg0[8 +: 8]，它就相当于slv_reg0[15:8]。当从机传输数据的位宽低于总线上的位宽时，比如我们总线的位宽是32位的，而从机的位宽是8位的，那么从机在不进行位宽转化的情况下就可以通过总线和主机进行数据传输。
2023-03-31 09:36:53
1727
1
基于FPGA的FIR数字滤波器设计实现
本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器，其中采样频率为13.5MHz，截止频率0.23MHz，窗口函数采用海明窗，算法为分布式算法。包含源程序及仿真文件，程序可直接用于板间调试
2022-07-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人