符合、裁判、交通灯错误检测电路代码

最新推荐文章于 2023-07-07 17:14:48 发布

芯芯小布丁♢

最新推荐文章于 2023-07-07 17:14:48 发布

阅读量348

点赞数

分类专栏：数字逻辑文章标签：其他

本文链接：https://blog.csdn.net/m0_64247710/article/details/128559602

版权

数字逻辑专栏收录该内容

1 篇文章 0 订阅

订阅专栏

文章展示了三个Verilog模块的设计，包括符合电路、裁判电路和交通灯错误检测电路。每个模块都定义了输入和输出信号，并使用逻辑运算符进行组合逻辑设计。接着，为每个电路提供了测试平台，用以验证模块的功能正确性，通过改变输入变量并观察输出响应来完成测试。

摘要由CSDN通过智能技术生成

符合电路：

模块代码设计

module fuhe(out,a,b,c);
input a,b,c;
output out;
assign out=((!a)&(!b)&(!c)||(a&b&c));
endmodule

测试平台设计

module testfuhe;
reg pa,pb,pc;
wire pout;
fuhe f(pout,pa,pb,pc);
initial
begin
pa=0;pb=0;pc=0;
#5 pc=1;pb=0;pa=0;
#5 pc=0;pb=1;pa=0;
#5 pc=1;pb=1;pa=0;
#5 pc=0;pb=0;pa=1;
#5 pc=1;pb=0;pa=1;
#5 pc=0;pb=1;pa=1;
#5 pc=1;pb=1;pa=1;
#5;
end
initial
$monitor("time=%t,a=%b,c=%b,out=%b",$time,pa,pb,pc,pout);
endmodule

测试结果

裁判电路：

1.模块代码设计

module trial(out,a,b,c);

input a,b,c;

output out;

assign out=((a&b)||(b&c)||(a&c));

endmodule

2.测试平台代码设计

module testbench;

reg pa,pb,pc;

wire py;

trial t(py,pa,pb,pc);

initial

begin

pa=0;pb=0;pc=0;

#5 pc=0;pb=0;pa=1;

#5 pc=0;pb=1;pa=0;

#5 pc=0;pb=1;pa=1;

#5 pc=1;pb=0;pa=0;

#5 pc=1;pb=0;pa=1;

#5 pc=1;pb=1;pa=0;

#5 pc=1;pb=1;pa=1;

#5;

end

initial

$monitor("time=%t,a=%b,c=%b,Y=%b",$time,pa,pb,pc,py);

endmodule

3.测试结果及分析

交通灯错误检测电路：

1.模块代码设计

module jtd(out,a,b,c);

input a,b,c;

output out;

assign out=((a&b)||(b&c)||(a&c)||( !(a||b||c)));

endmodule

2.测试平台代码设计

module testjtd;

reg pa,pb,pc;

wire py;

jtd j(py,pa,pb,pc);

initial

begin

pa=0;pb=0;pc=0;

#5 pc=0;pb=0;pa=1;

#5 pc=0;pb=1;pa=0;

#5 pc=0;pb=1;pa=1;

#5 pc=1;pb=0;pa=0;

#5 pc=1;pb=0;pa=1;

#5 pc=1;pb=1;pa=0;

#5 pc=1;pb=1;pa=1;

#5;

end

initial

$monitor("time=%t,a=%b,c=%b,Y=%b",$time,pa,pb,pc,py);

endmodule

3.测试结果及分析