- 博客(6)
- 收藏
- 关注
RSS订阅原创 FPGA实战训练精粹(张晋荣，章振栋，刘荣福)
FPGA和CPLD区别：FPGA触发器结构丰富，适合组合逻辑。FPGA延迟不可预测。FPGA在逻辑门编程，CPLD在逻辑块编程，FPGA灵活性更大 。FPGA集成度更高。CPLD无需外部存储。CPLD速度快。CPLD基于EEPROM存储器编程，断电不消失；FPGA基于SRAM编程，断电消失。CPLD保密性好，功耗更大。7系列：artix7 kintex7 virtex77系列之前：spartan virtex
2022-11-04 20:43:01
236
原创 FPGA时序约束
时序约束与分析流程：设计者提出时序要求，编译工具布局布线，套用时序模型，给出时序分析报告。FPGA时钟频率一般是ns级，频率MHz时钟精度frequency tolerance：单位ppm，白万分之一，25摄氏度下精度时钟温漂frequency versus temperature characteristics：不同温度下精度差别时钟抖动clock jitter(影响最大)：reg2reg：(最基本)告诉编译工具时钟频率，自动计算出允许延时范围，布局布线数据到达路径：实际路
2022-11-04 20:41:31
427
1
原创 FPGA记录002
异步复位同步释放，同步异步指的是时钟和复位信号。异步：异步复位信号有效，两个d触发器为低电平。同步释放：时钟有效沿到来才能恢复为高电平。实现方式是触发条件和执行处都写rst同步时钟：同源，比如分频。或者有固定的相位关系。(不同频率不一定是异步时钟，没有固定相位一定是异步时钟)同步复位优点：抗干扰，利于静态时序分析，利于仿真。同步复位缺点：占用逻辑资源，复位信号脉宽要求宽，依赖时钟。异步复位优点：不需要额外逻辑资源，不依赖时钟。异步复位缺点：易受干扰，容易时序违规。非阻塞赋值在语句块在顺
2022-11-04 20:40:17
108
原创 FPGA记录
FPGA实际项目FPGA优势：运行速度快，频率高达几百兆，这是单片机没有的；引脚多；并行执行，超越了DSP的运算能力；包含大量软核，甚至单片机和DSP；设计灵活FPGA结构：1.可配置逻辑块CLB，CLB由slice组成2.可编程输入输出单元IOB，完成输入输出信号驱动和匹配3.嵌入式块RAM(BRAM)4.布线资源5.内嵌功能单元LUT原理：把所有可能结果写入RAM，输入信号相当于输入地址线，适于SRAM工艺，需要配置专用芯片。FLASH工艺的FPGA不用专用芯片。FP
2022-11-04 20:38:58
188
原创 指针001
指针指向地址，相当于一个地址单元不用的时候赋值NULL ptr++加一个单位如果(当前指向的类型)是32位整数就加4个字节，字符就加1个字节，总之就是跳过当前指向的数据，给当前变量留了多少字节地址指向数组的指针：某个指针指向了一个数组指针数组：整个数组都是指针变量引用和指针的区别：只能指到一个变量，且必须在创建时被初始化，可以理解为变量名称的名称。输入输出针对内存struct相当于一种变量类型，该变量里可以有多个变量c=a++和c=++a的区别是先赋值还是先加析构函数初始
2022-11-04 20:37:38
60
原创 串口通信协议
发送过程：有时钟和数据线SCL SDA 多主机模式（同时只能一个主机） 先发送地址位（即选从机，从机有对应的地址）空闲时均保持高电平，起始位SDA拉低，在SCL低电平时由高到低发送数据位，接着发送读写指示位，最后发送应答位（SDA信号均在SCL低电平时变化，因为在高电平时读取）。发送过程：主从方式，有四个通道SCLK MOSI主发送从 MISO从发送主 CS片选 下降沿输出，上升沿采样。发送过程：空闲时保持高电平，先发送起始位0，然后从低位到高位发送数据，最后发送停止位1。
2022-10-29 21:48:13
1151
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人