- 博客(7)
- 收藏
- 关注
RSS订阅
1原创 System verilog学习笔记-芯片开发及验证
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档之所以进行芯片开发是由于目前市场上所需的消费产品大多都需要芯片提高对产品性能的控制和实现。再加之中国市场的芯片需求量较大，而大部分需求量需要依赖进口，为此中国在17年左右投入1200亿资金用于投资芯片产业。芯片，在中国已越来越受到重视。一、芯片开发流程是什么？1. 调查市场中的客户需求（根据需求，芯片架构师将其划分为软件及硬件方面）。2.系统设计（对于划分出的硬件方面，系统设计工程师将其拆分为许多子系统，再将子系统拆分为许..
2022-05-24 09:28:48
633
原创 仿真验证学习笔记-建立时间和保持时间及亚稳态的理解
文章目录前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结前言亚稳态作为一种常见的现象，经常发生于异步电路，跨时钟域传输，异步信号采集和复位电路中，其轻则导致输出的信号错误，重则会引起系统故障，因而了解亚稳态的成因及解决方式具有重要意义。一、建立时间和保持时间在时序电路中，我们一般采用触发器在时钟作为参考的条件下对数据进行采样，例如在时钟上升沿时进行数据采样，数据在上升沿之前被送入到触发器端口，在时钟上升沿结束后经过触发器内部...
2022-05-19 10:29:46
878
原创 仿真验证学习笔记-timeslot及detacycle的理解
前言RTL（寄存器传输级）仿真时，肉眼可见在同一点发生同时变化的信号，其实发生的顺序是有先后次序的，我们将仿真进程这一点变化的时间抽象概括并定义为timeslot（时间片）。delta-cyle是仿真进程中的最小时间延迟（其单位小于fs、ps），是在组合电路的驱动出添加的一个延迟。无论是timeslot还是delta-cyle都是用于解决同一时间点的信号的竞争问题。一、timeslot区间的划分顺序？主要分为：module区和program区，timeslot的执行顺序也是从module区.
2022-05-17 10:19:48
1389
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人