![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
systerm verilog
文章平均质量分 54
宜兴宜园
努力上进中。。。。
展开
-
sv中的深复制和浅复制
利用对象的复制可以极大简化代码的编写,对象的复制按照复制的深浅分为深复制和浅复制原创 2022-06-19 08:39:18 · 1044 阅读 · 0 评论 -
sv中的构造函数new()与new[ ]的区别
sv中的构造函数new()与new[ ]的区别原创 2022-06-18 15:17:03 · 4086 阅读 · 1 评论 -
仿真验证学习笔记-建立时间和保持时间及亚稳态的理解
文章目录前言 一、pandas是什么? 二、使用步骤 1.引入库 2.读入数据 总结前言亚稳态作为一种常见的现象,经常发生于异步电路,跨时钟域传输,异步信号采集和复位电路中,其轻则导致输出的信号错误,重则会引起系统故障,因而了解亚稳态的成因及解决方式具有重要意义。一、建立时间和保持时间在时序电路中,我们一般采用触发器在时钟作为参考的条件下对数据进行采样,例如在时钟上升沿时进行数据采样,数据在上升沿之前被送入到触发器端口,在时钟上升沿结束后经过触发器内部...原创 2022-05-19 10:29:46 · 772 阅读 · 0 评论 -
仿真验证学习笔记-timeslot及detacycle的理解
前言RTL(寄存器传输级)仿真时,肉眼可见在同一点发生同时变化的信号,其实发生的顺序是有先后次序的,我们将仿真进程这一点变化的时间抽象概括并定义为timeslot(时间片)。delta-cyle是仿真进程中的最小时间延迟(其单位小于fs、ps),是在组合电路的驱动出添加的一个延迟。无论是timeslot还是delta-cyle都是用于解决同一时间点的信号的竞争问题。一、timeslot区间的划分顺序?主要分为:module区和program区,timeslot的执行顺序也是从module区.原创 2022-05-17 10:19:48 · 1159 阅读 · 0 评论 -
仿真验证学习笔记-makefile文件中常用符号总结
sv学习记录原创 2022-05-16 19:41:53 · 1085 阅读 · 0 评论