![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电路
文章平均质量分 57
李嘉祎
这个作者很懒,什么都没留下…
展开
-
数字电路:边沿触发的D触发器简析
D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。因此,D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态,即"0"和"1",在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。本次我们着重介绍边沿(上升沿)触发式D触发器,负边沿(下降沿)触发式D触发器边沿(上升沿)触发式D触发器本触发器仅在控制时钟上升沿到来的时刻,采样D输入信号,并据..原创 2022-02-03 12:20:01 · 23730 阅读 · 5 评论 -
数字电路:常见的锁存器浅析(S-R,S‘-R‘,使能端的S-R,D)
锁存器是数字电路中基础的基础,本文将展现出常用的锁存器类型,便于读者的学习。一、S-R锁存器S-R锁存器由双或非原件组成功能表如下:①S,R均为0,S-R锁存器相当于双稳态元件,通过反馈回路维持电路之前的状态。②仅R输出有效,易知Q端输出为0(低电位),Q'输出为1(高电位)③仅S输出有效,易知Q'输出为0(低电位),Q输出为1(高电位)④S,R输出均有效,易知Q和Q'输出均为0(低电位)总之,作者为大家提供一个取巧的方式(当然使用之前要注意使用条件),某门输入有原创 2022-01-30 22:06:46 · 13285 阅读 · 0 评论 -
数字电路:浅析S-R锁存器的亚稳态形成原理
S-R锁存器是大多数时序电路的基本构件。然而其亚稳态的形成原理及过程常常被人忽略,本文浅析S-R锁存器的亚稳态的形成原理及过程有助于读者对锁存器加深理解,并对于其他器件的亚稳态的理解达到触类旁通的效果。我们首先了解S-R锁存器的基本结构,该锁存器由两个或非门构成,入下图(Q'的表述实际上是不准确的,应用QN描述更加准确) S-R锁存器的输出关系为-----------------------------------------------S R Q Q'0 0QQ’0 ...原创 2022-01-26 21:41:35 · 1574 阅读 · 0 评论