- 博客(6)
- 收藏
- 关注
RSS订阅原创 1分钟学会断言超实用的操作——bind
可以被放到过程块(procedural block)、模块(module)、接口(interface)，或者一个程序(program)的定义中。但是，当多人开始可以在公用的interface或者过程块中写断言的时候，可能出现混乱。在System Verilog Assertions 应用指南一书中提到：断言。
2024-03-14 12:05:05
748
原创 关于怎么改，都无文件权限，文件都无法用脚本打开的原因
总报错说无法打开env/spi_env_pkg.sv文件，不知道缘由，整半天，发现是在env/spi_env_pkg.sv \ 后面有空格，去掉空格后即可编译，找到文件。
2024-03-11 18:10:13
717
原创 关于uvm config_db中null pointer dereference问题
空指针引用错误问题，只需要理清各个指针之间的关系即可，首先我的TB包含关系为，test包含env包含agent和agent_cfg，在test中type_id了m_agent_cfg，并把top的interface通过m_agent_cfg传给了driver中，但是在agent中引用。可以发现是由m_agent_config指针为空，因此顺藤摸瓜，找到m_agent_config是从哪里传进来的，总结：指针指向问题，回溯即可。
2024-03-10 18:57:27
641
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人