FPGA学习
文章平均质量分 61
Lutiilll
这个作者很懒,什么都没留下…
展开
-
初识FPGA
FPGA本质也是一种芯片,是一种以数字电路为主的集成芯片。原创 2023-03-29 17:38:39 · 317 阅读 · 0 评论 -
串口接收模块设计与项目实例学习
串口接收模块设计,使用串口接收模块控制led原创 2023-05-14 11:12:23 · 220 阅读 · 0 评论 -
时钟管理单元IP的使用
比如要想得到125MHz的时钟信号,从硬件的角度,开发板上只有一个50MHz的有源晶振,使用编写verilog的方法从50MHz得到125MHz的时钟信号是不可能的,则需要使用FPGA内部的专用电路——锁相环来实现。功能:通过GUI的界面形式,帮助用户来创建自己的时钟网络,能够基于一个输入时钟源(晶振),进行分频、倍频,得到其他频率、相位、占空比的时钟信号。PLL:模拟锁相环,时钟质量很高,一般应用于时钟质量要求比较高的场景,比如高速收发器。6、设置输出端口和输出频率、相位,输出端口共可设置7个。原创 2023-05-22 10:25:44 · 171 阅读 · 1 评论 -
verilog功能模块——按键消抖
按键一般是机械弹性开关,由于机械触点的弹性作用,机械触点断开、闭合时会伴随着一连串的抖动,这个抖动会使得按键输出的高低电平连续变化,而这并不是真正的按下按键,如果直接作为开关控制后续电路,就会造成电路的不稳定,因此,需要采用按键消抖。原创 2023-05-22 11:49:03 · 3597 阅读 · 0 评论 -
参数化设计及模块重用——设计不同频率的流水灯
时序逻辑设计,模块复用,参数化设计原创 2023-04-15 21:00:00 · 65 阅读 · 0 评论 -
时序逻辑学习——跑马灯(移位法 循环移位 模块调用 参数化设计)
八个LED灯以每个0.5s的频率闪烁。原创 2023-04-15 20:00:00 · 803 阅读 · 0 评论 -
时序逻辑学习——流水灯(计数器)
时序逻辑 以1s频率闪烁的led灯,亮灭各500ms原创 2023-04-15 09:30:00 · 411 阅读 · 1 评论 -
组合逻辑学习——三八译码器
组合逻辑,三八译码器,位拼接原创 2023-04-14 21:42:26 · 796 阅读 · 1 评论 -
从计数器到可控线性序列机——LED实验进化六部曲
LED实验进化六部曲原创 2023-04-13 20:07:06 · 272 阅读 · 3 评论 -
基于FPGA的串口(UART) 发送实验
串口通信之串口发送数据,每10ms发送一个数据,每次发送的数据比前一个数据大一;发送一四十位数据。原创 2023-04-23 20:15:05 · 1195 阅读 · 2 评论