- 博客(3)
- 收藏
- 关注
RSS订阅原创 四位全加器
rtl视图代码module adder4(cout,sum,ina,inb,cin); output[3:0] sum; output cout; input[3:0] ina,inb; input cin; assign {cout,sum}=ina+inb+cin;endmoduletset代码/*File Name : test_adder4.vDescription : The testben...
2022-06-09 14:16:51
212
原创 一位比较器
代码分为两个模块，设计模块和测试模块；其中分别用门级，数据流级，行为级建模。在Quartus中创建两个新的工程，分别命名为compare.v和compare_test.v保存。在Modelsim中新建工程添加文件compare.v和compare_test.v，编译直到出现绿色的勾为止即可调试仿真波形。由电路图可以得到对应的设计模块,如下：module compare(AgtB,AeqB,AltB,A,B);input A,B;output AgtB, AeqB, AltB;n.
2022-06-01 18:31:46
841
原创 简单门电路的行为描述
数字系统:VerilogHDL行为级描述方式1.问题主干:用VerilogQ HDL行为级描述方式描述如下图所示的电路。2.问题分析:由上述电路图可以分析得到，共有2个两输入与门 ，一个两输入或门，以及一个反相器。门级的电路描述风格是不需要知道关系表达式Q 的，在已知电路的前提下，通过简单的调用基本门 ip即可实现这个电路的描述，并且代码与电路描述 是一一对应的。在代码中实现这个门级电路比较简单，反相器: not(a-n,a);两输入与门:and(out,a,b);两输入或门:or(o..
2022-05-29 11:13:09
480
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人