简单门电路的行为描述

数字系统:Verilog HDL行为级描述方式

1.问题主干:
用VerilogQ HDL行为级描述方式描述如下图所示的电路。

 

2.问题分析:由上述电路图可以分析得到，共有2个两输入与门 ，一个两输入或门，以及一个反相器。
门级的电路描述风格是不需要知道关系表达式Q 的，在已知电路的前提下，通过简单的调用基本门 ip即可实现这个电路的描述，并且代码与电路描述 是一一对应的。
在代码中实现这个门级电路比较简单，反相器: not(a-n,a);两输入与门:and(out,a,b);两输入或门:or(out,a,b)。

3.程序内容

激励模块

1／文件名： test mux2tol_df . v

timescale 1ns / 1ns     //时间单位为 1ns ，精确度为 1ns 

 module test mux2tol_df ;   //激励块（顶层模块）没有端口列表

reg PD0,