FPGA
文章平均质量分 70
m0_71279156
这个作者很懒,什么都没留下…
展开
-
Vivado实现异步时钟FIFO -IP核使用
写模块的功能就是,检查有没有读空,读空了则往里面写。读模块,检查有没有写满,写满了就往外读原创 2022-07-10 18:04:44 · 2463 阅读 · 2 评论 -
FPGA学习笔记-IP核-FIFO
1.FIFO IP核简介根据FIFO 工作的时钟域,可以将FIFO 分为同步FIFO 和异步FIFO。同步FIFO 是指读时钟和写时钟为同一个时钟,在时钟沿来临时同时发生读写操作。异步FIFO 是指读写时钟不一致,读写时钟是互相独立的。Xilinx 的FIFO IP 核可以被配置为同步FIFO 或异步FIFO,其信号框图如下图所示。从图中可以了解到,当被配置为同步FIFO 时,只使用wr_clk,所有的输入输出信号都同步于wr_clk 信号。而当被配置为异步FIFO时,写端口和读端口分别有独立的时钟,所有原创 2022-07-09 20:58:59 · 1652 阅读 · 0 评论