VHDL抄写秒表

小杜不吃糖

已于 2023-11-20 14:52:36 修改

阅读量67

点赞数

分类专栏：花自向阳开文章标签：单片机

于 2023-11-18 22:59:45 首次发布

本文链接：https://blog.csdn.net/m0_72851153/article/details/134485375

版权

3 篇文章 0 订阅

订阅专栏

vhdl秒表代码

结构体描述设计实体内部的特性。结构体的书写格式如下：

architecture 结构名字 of 实体名 is:
内部信号、常量、数据类型、函数等的定义;
begin:
若干并行执行语句，具体描述结构体的功能和行为。
end 结构体名;

库用于存放预先编译好的程序包

程序包中定义了数据结构体、操作逻辑和原件等。主要是声明在设计或者实体中将用到的常数，数据类型，原件，子程序等。

信号表示逻辑门的输入或者输出

类似于连接线，也可以表达存储元件的状态。

信号通常在结构体，程序包和实体中说明

-- 信号定义语句： signal 信号名 : 数据类型 := 初始值
signal clock : bit = '0'; -- 定义时钟信号的数据类型，初始值为0
signal count : BIT_VECTOR(3 DOWNTO 0); -- 定义 count 为四位位矢量

-- 信号赋值语句： 目标信号名 <= 表达式;
x <= 9;
Z <= x after 5 ns; -- 在 5ns 后将 x 赋值给 Z

process语句通常称之为进程语句，本质上他描述了一个功能独立的电路块；

process语句是一个并行执行的语句，但是process内部是顺序执行语句

[ 进程名: ] process (敏感信号1，敏感信号2，… ，敏感信号n)
[ 若干变量说明语句 ]
begin
[ 若干顺序说明语句]
end process [ 进程名 ];

变量只能在进程语句、函数语句和过程语句结构中使用。变量的赋值是直接的，非预制的，分配给变量的值立即成为当前值，变量不能表达“连线”或者存储元件，不能设置传输延迟量

-- 变量定义语句： variable 变量名 ：数据类型 := 初始值；
variable count : integer 0 to 255 := 20;
-- 定义变量 count 整数变量，变化范围是 2~255，出初始值是 20；

-- 变量赋值语句： 变量名 := 表达式
x := 10.0;
y = 1.5 + x;
A(3 to 6) := ("1101"); -- 一个矢量的赋值

VHDL 是强定义类型语言，不同类型的数据不能进行运算和直接赋值

-- 类型表记法
variable A : integer;
variable B : real;
-- real 实数
A = integer(B);
B = real(A);

-- 函数法
Conv_Integer(A);
-- 由 std_logic 转换为 integer 类型，在 std_logic_unsigned 包中。

case 语句是顺序执行语句，常用于描述总线的行为、编译器和译码器的结构以及状态机等等。case 语句的可读性好，非常简洁4

case 条件表达式 is:
when 条件表达式值1 =>
若干顺序执行语句
when 条件表达式值2 =>
若干顺序执行语句
…
when 条件表达式值n =>
若干顺序执行语句
when others =>
若干顺序执行语句
end case;

关注

专栏目录