计算机组成-硬件结构-系统总线:知识点汇总、思维导图、流程图、复习笔记

1.1计算机系统简介

第一篇 概论

第三章 系统总线

注: 引用唐朔飞的书籍:计算机组成原理

博客昵称:吴NDIR
个人座右铭:得之淡然,失之坦然
作者简介:喜欢轻音乐、象棋,爱好算法、做题


其他推荐内容:
计算机导论速记思维导图
计算机组成原理系列

*导图

系统总线
总线的基本概念
总线的分类
总线特性及性能指标
总线结构
总线控制
片内总线
系统总线
通信总线
总线特性
总线性能指标
总线标准
单总线结构
多总线结构
总线结构举例
总线判优控制
总线通信控制

总线的基本概念

  1. 计算机系统的五大部件间的互连方式:
    互联方式 { 分散连接:各部件使用单独的连线 总线连接:将各部件连到一组公共信息传输线上 互联方式\begin{cases} 分散连接:各部件使用单独的连线\\ 总线连接:将各部件连到一组公共信息传输线上 \end{cases} 互联方式{分散连接:各部件使用单独的连线总线连接:将各部件连到一组公共信息传输线上
  • 比较
连接方式结构或概念
分散连接结构:以运算器为中心的结构
弊端 { 1. 内部连线太复杂 2. I / O 与主存交换信息需经过运算器 导致运算器停止运算,影响 C P U 效率 弊端\begin{cases}1.内部连线太复杂\\\\2.I/O与主存交换信息需经过运算器\\导致运算器停止运算,影响CPU效率\end{cases} 弊端 1.内部连线太复杂2.I/O与主存交换信息需经过运算器导致运算器停止运算,影响CPU效率
总线连接概念:总线是连接多个部件的信息传输线,是各部
件共享的传输介质。总线实际上是由许多传输线通路组成,每条线一位一位地传输二进制代码,若干条传输线可同时传输若干位二进制代码。

弊端:当两个及两个以上的部件同时向总线发送信息,将导致信号冲突。因此同一时刻只允许一个部件向总线发送信息。
  • 分散连接的计算机结构
    在这里插入图片描述

  • 总线连接的计算机结构

总线的分类

总线的应用非常广泛,从不同角度可以有不同的分类方法:
{ 按数据传送方式 { 并行传输总线: 8 位、 16 位、 32 位、 64 位等 串行传输总线 按总线的使用范围 { 计算机总线 测控总线 网络通信总线 \begin{cases} 按数据传送方式\begin{cases}并行传输总线:8位、16位、32位、64位等\\串行传输总线\end{cases} \\\\按总线的使用范围\begin{cases}计算机总线\\测控总线\\网络通信总线\end{cases} \end{cases} 按数据传送方式{并行传输总线:8位、16位、32位、64位等串行传输总线按总线的使用范围 计算机总线测控总线网络通信总线

  1. 片内总线
    片内总线是指芯片内部的总线,如在CPU芯片内部,寄存器与寄存器之间、寄存器与算术逻辑单元之间都由片内总线连接。

  2. 系统总线
    系统总线是指CPU、主存、I/O设备各大部件之间的信息传输线。

  • 按系统总线传输信息不同,可分类为:
    系统总线 { 1. 数据总线 2. 地址总线 2. 控制总线 系统总线\begin{cases} 1.数据总线\\2.地址总线\\2.控制总线 \end{cases} 系统总线 1.数据总线2.地址总线2.控制总线
  • 相关对比
系统总线分类说明
数据总线用来传输各功能部件之间的数据信息,它是双向传输总线,其位数与机器字长、存储字长有关,数据总线的位数称为数据总线宽度
地址总线主要用来指出数据总线上的源数据或目的数据在主存单元的或 I/O设备的地址,它是单向传输,其位数与存储单元的个数有关(如30根对应 2 30 2^{30} 230个存储单元)
控制总线用来发出各种控制信号的传输线(数据、地址总线都是被挂在总线的所有部件所共享的,控制总线使各部件能在不同时刻占有总线使用权),它对于任一部件是单向传输(CPU发出存储器或I/O设备读/写命令操作),它对于控制总线总体是双向传输(某设备就绪向CPU发出中断请求)
  1. 通信总线
    通信总线用于计算机系统之间计算机系统与其他系统之间通信
  • 按传输方式可分为:
    通信总线 { 串行通信:一位一位按顺序传输数据,适用于远距离传输(误差小) 并行总线:指数据在多条并行的传输线传输,同时由源传送到目的地。 通信总线\begin{cases}串行通信:一位一位按顺序传输数据,适用于远距离传输(误差小)\\并行总线:指数据在多条并行的传输线传输,同时由源传送到目的地。 \end{cases} 通信总线{串行通信:一位一位按顺序传输数据,适用于远距离传输(误差小)并行总线:指数据在多条并行的传输线传输,同时由源传送到目的地。

总线特性及性能指标

  1. 总线特性
分类说明
机械特性机械特性指总线在机械连接方式上的一些性能(几何尺寸、形状等),查看图示
电器特性指每一根传输线上信号的传输方向有效的电平范围
功能特性指总线每根传输线的功能(如地址总线指出地址码)
时间特性指总线中任一根线在什么时间有效,每条总线上的各种信号相互存在一种有效时序的关系
  1. 总线性能指标
性能指标说明
总线宽度一般指数据总线的根数(如8位–64位(根))
总线带宽即总线的数据传输速率单位时间内总线传输数据的位数,通常用字节来衡量(MBps兆字节每秒)
总线复用一条信号线分时传送两种信号(如将数据总线和地址总线共有一组物理总线以提高总线利用率)
时钟同步/异步总线上数据与时钟信号同步工作的总线为同步总线,反之为异步总线
信号线数即地址总线、数据总线和控制总线三种总线数的总和
总线控制方式 { 突发工作 自动配置 仲裁方式 逻辑方式 计数方式 \begin{cases}突发工作\\自动配置\\仲裁方式\\逻辑方式\\计数方式\end{cases} 突发工作自动配置仲裁方式逻辑方式计数方式
其他指标 { 负载能力 电源电压 总线宽度能否扩展 \begin{cases}负载能力\\电源电压\\总线宽度能否扩展\end{cases} 负载能力电源电压总线宽度能否扩展

总线结构

总线结构 { 单总线结构:适用小型或微型计算机 多总线结构 总线结构\begin{cases}单总线结构:适用小型或微型计算机\\多总线结构\end{cases} 总线结构{单总线结构:适用小型或微型计算机多总线结构

  • 单总线结构
    在这里插入图片描述
    它是将CPU、主存、I/O设备(及接口)通过挂在一组总线
  1. 优点:结构简单,便于扩充
  2. 缺点:不允许两个以上的部件同时向总线传输信息,从而降低系统工作效率;当外部设备数量更多时,其传播速度的延迟将影响系统的工作效率
  • 多总线结构
    多总线结构 { 双总线结构 n 总线结构 多总线结构\begin{cases}双总线结构\\n总线结构\end{cases} 多总线结构{双总线结构n总线结构
    双总线结构图示:
  1. 特点:将速度较低的I/O设备从总线分离出来,形成主存总线与I/O总线分开的结构。
    在这里插入图片描述
    三或多总线结构:将速率不同的I/O设备进行分类,并将它们连接在不同的通道上,依次提高计算机系统的工作效率。

总线控制

  1. 总线判优控制
  • 连接总线的各类设备(模块)可分为:
    { 主设备:对总线具有控制功能,总线上的信息传输是由主设备启动的 从设备:对总线无控制功能,只能响应从主设备发来的命令 \begin{cases}主设备:对总线具有控制功能,总线上的信息传输是由主设备启动的\\从设备:对总线无控制功能,只能响应从主设备发来的命令\end{cases} {主设备:对总线具有控制功能,总线上的信息传输是由主设备启动的从设备:对总线无控制功能,只能响应从主设备发来的命令

  • 总线判优控制可分为:
    { 集中式 ( 将控制逻辑集中一处 ) { 链式查询 计数器定时查询 独立请求方式 分布式 ( 将控制逻辑分散在与总线连接的各个设备上 ) \begin{cases}集中式(将控制逻辑集中一处)\begin{cases}链式查询\\计数器定时查询\\独立请求方式\end{cases}\\\\分布式(将控制逻辑分散在与总线连接的各个设备上)\end{cases} 集中式(将控制逻辑集中一处) 链式查询计数器定时查询独立请求方式分布式(将控制逻辑分散在与总线连接的各个设备上)

  • 链式查询

阐述
特点:离总线控制部件最近的设备具有最高的优先级
优点:只需很少的几根线就能按一定的优先次序实现总线控制,并且容易扩充设备。
缺点:对电路故障很敏感,且优先级较低的设备可能很难获得请求。
工作流程:在这里插入图片描述
  • 计数器查询
阐述
特点:总线控制部件收到由BR传来的总线请求后,计数器开始计数,通过设备地址线,向各设备发出一组地址信号。当某个请求占用总线的设备地址与计数值一致时,便获得总线使用权
优点:对电路故障不如链式查询方式敏感。
缺点:由于增加了控制线,控制较复杂。
工作流程:在这里插入图片描述
  • 独立请求方式
阐述
特点:每个设备均具有一对总线请求线 B R i BR_i BRi和一对总线同意线 B G i BG_i BGi
优点:响应速度快,优先次序控制灵活,根据优先次序确定响应某一台设备的请求。
缺点:控制线路多,总线控制复杂。
  1. 总线通信控制

总线通信控制需要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调如何分配。

  • 原则
    在众多部件争夺总线使用权时,应按各部件的优先级来解决。在通信时间上,应按分时方式来处理。
  • 通信周期
结束阶段
传数阶段
寻址阶段
申请阶段
决定
让出总线使用权
从系统总线撤除主设备的有关信息
主从设备交换数据
源设备提供数据到目的设备
启动参与本次传输的从设备
获得使用权的主设备发出本次要访问从设备的地址和有关命令
某一申请者被授予总线使用权
经仲裁结构
某主设备提出申请

对于仅有一个主设备的简单系统,无须申请、分配和撤除,总线使用权始终归它占有。
总线通信控制方式 { ① . 同步通信 ② . 异步通信 ③ . 半同步通信 ④ . 分离式通信 总线通信控制方式\begin{cases} ①.同步通信\\②.异步通信\\③.半同步通信\\④.分离式通信 \end{cases} 总线通信控制方式 ①.同步通信②.异步通信③.半同步通信④.分离式通信
①同步通信

阐述
特点:通信双方由统一时标控制数据传送,时标通常由CPU的总线控制部件发出。
优点:规定明确、统一,模块间的配合简单一致
缺点:时钟周期必须按最慢速度的部件来设计时钟,影响总线的工作效率;主、从设备时间配合属于强制性同步,必须在限定时间内完成要求

②异步通信
异步通信克服了同步通信的缺点,允许各模块速度不一致,而是采用应答方式。主要有三种方式:
{ 不互锁方式 半互锁方式 全互锁方式 \begin{cases}不互锁方式\\半互锁方式\\全互锁方式\end{cases} 不互锁方式半互锁方式全互锁方式

方式说明
不互锁主模块发出请求信号,不必等待接到从模块的回答信号,确认从模块收到请求信号后便撤回;从模块接到请求信号,在允许时发出回答信号,在确认主模块收到回答信号便撤回。
半互锁主模块发出请求信号,必须等待接到从模块的回答信号再撤回请求信号;从模块接到请求信号,在允许时发出回答信号,不必确认主模块是否撤回请求信号,而是过一段时间自动撤回回答信号。
全互锁主模块发出请求信号,必须等待接到从模块的回答信号再撤回请求信号;从模块接到请求信号,在允许时发出回答信号,必须确认主模块是否撤回请求信号,再撤回回答信号。
演示在这里插入图片描述

③半同步通信

  • 特点:既保留了同步通信的基本特点,由于增设了一条“等待”响应信号线,又像异步通信允许不同速度的模块和谐工作。

④分离式通信
充分发挥系统总线每瞬间的潜力,其特点:

  • 各模块欲占用总线使用权都必须提出申请;
  • 在获得总线占用权后,主模块在限定的时间内向对方传递信息,采用同步方式传送,不必等待对方的回答信息;
  • 各模块在准备数据的过程不占用主线,使总线可接受其他模块的请求
  • 总线在被使用时不存在空闲等待时间,实现总线在多个主、从模块间进行信息交叉重叠并行式传送
  • 11
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
本科生期末试卷六 一. 选择题(每小题1分,共10分) 1. 完整的计算机应包括___d___。 A 运算器、存储器、控制器 ; B 外部设备和主机 ; C 主机和实用程序 ; D 配套的硬件设备和软件系统 ; 2. 用64位字长(其中1位符号位)表示定点小数时,所能表示的数值范围是___b___。 A [ 0,264 – 1 ] B [ 0,263 – 1 ] C [ 0,262 – 1 ] D [ 0,263 ] 3. 四片74181ALU和1片74812CLA器件相配合,具有如下进位传递功能___b___。 A 行波进位 ; B 组内先行进位,组先行进位 ; C 组内先行进位,组行波进位 ; D 组内行波进位,组先行进位 ; 4. 某机字长32位,存储容量为 1MB,若按字编址,它的寻址范围是___c___。 A 0—1M B 0—512KB C 0—256K D 0—256KB 5. 某一RAM芯片,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目应是___d___。 A 23 B 25 C 50 D 19 6.堆栈寻址方式中,设A为通用寄存器,SP为堆栈指示器,MSP为SP指示器的栈顶单元,如果操作的动作是:(A)→MSP ,(SP)- 1 →SP ,那么出栈的动作应是___b___。 A (MSP)→A, (SP) + 1→SP ; B (SP) + 1→SP ,(MSP)→A ; C (SP) - 1→SP ,(MSP)→A ; D (MSP)→A ,(SP) - 1→SP ; 7.指令周期是指___c___。 A CPU从主存取出一条指令的时 ; B CPU执行一条指令的时 ; C CPU从主存取出一条指令加上CPU执行这条指令的时 ; D 时钟周期时 ; 8.在___a___的微型计算机系统中,外设可和主存贮器单元统一编址 ,因此可以不使用I / O指令。 A 单总线 B 双总线 C 三总线 D 多总线 9.在微型机系统中,外围设备通过___a___与主板的系统总线相连接。 A 适配器 B 设备控制器 C 计数器 D 寄存器 10.CD—ROM光盘的标准播放时为60分钟。在计算模式1情况下,光盘的存储容量为 ___b___。 A 601MB B 527MB C 630MB D 530MB 二. 填空题(每小题3分,共24分) 1.计算机硬件包括A.___存储器___,B.___运算器___,C.___控制器___适配器,输入输出部分。 2.按IEEE764标准,一个浮点数由A.___符号位___,阶码E ,尾数m 三部分组成。其中阶码E 的值等于指数的B.___基值___加上一个固定C.___偏移量___。 3.存储器的技术指标有A.___存储容量___,B.___存储时___,C.__存储周期____,存储器带宽。 4.指令操作码字段表征指令的A.___操作___,而地址码字段指示B.__特征与功能___。微小型机多采用 C.___操作数的地址___混合方式的指令格式。 5. CPU中至少有如下六类寄存器,除了A.___指令___寄存器,B.____程序__计数器,C.___地址___寄存器外,还应有通用寄存器,状态条件寄存器,数据缓冲寄存器。 6.总线有A.___物理___特性,B.___功能___特性,电气特性,C.___机械___特性。 7.不同的CRT显示标准所支持的最大A.__分辨率___和B.___颜色___数目是C.___不同___的。 8.中断处理需要有中断A.___优先级仲裁___,中断B.___向量___产生,中断C.___控制逻辑___等硬件支持。 三.应用题 1. (11分)设有两个浮点数 N1 = 2j1 × S1 , N2 = 2j2 × S2 ,其中阶码2位,阶符1位,尾数四位,数符一位。设 :j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2 求:N1 ×N2 ,写出运算步骤及结果,积的尾数占4位,要规格化结果,用原码阵列乘法器求尾数之积。 2. (11分)已知某8位机的主存采用半导体存贮器,地址码为18位,若使用4K×4位RAM芯片组成该机所允许的最大主存空,并选用模块条的形式,问: (1) 若每个摸条为32K×8位,共需几个模块条? (2) 每个模块内共有多少片RAM芯片? (3) 主存共需多少RAM芯片?CPU如何选择各模块条? 3. (11分)图B6.1是某SRAM的写入时序,其中R / W 是读 、写命令控制线,当R / W 线为低电平时,存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误,并画出正确的写入时序。 图B6.1 4. (11分)某计算机有如下部件:ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0——R3 ,暂存器C和D。 (1) 请将各逻辑部件组成一个数据通路,并标明数据流向。 (2) 画出“ADD R1,(R2)+ ”指令的指令周期流程图,指令功能是 (R1)+((R2))→R1。 ALU 图B6.2 5. (11分)集中式仲裁有几种方式?画出计数器定时查询方式的逻辑结构图,说明其工作原理。 6. (11分)刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕,保留50%带宽用于其他非刷新功能。 (1) 若显示工作方式采用分辨率为1024×768,颜色深度为3B,帧频(刷新速率)为72HZ,计算总带宽。 (2) 为达到这样高的刷存带宽,应采取何种技术措施?

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

吴NDIR

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值