计算机组成原理第四章 存储器课后习题

文章目录

4.1 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、 Flash Memory。

4.2 计算机中哪些部件可用于存储信息,按其速度、容量和价格/位排序说明。

4.3 存储器的层次结构主要体现在什么地方,为什么要分这些层次,计算机如何管理这些层次?

4.4 说明存取周期和存取时间的区别。

4.5 什么是存储器的带宽?若存储器的数据总线宽度为 32 位，存取周期为 200ns，则存储器的带宽是多少?

4.6 机字长为 32 位,存储容量是 64KB，按字编址其寻址范围是多少?若主存以字节编址,试画出主存字地址和字节地址的分配情况。

4.7 一个容量为 16 K×32 位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?1 K×4 位,2K×8 位,4 K×4 位,16 K×1 位,4 K×8 位,8 K ×8 位

4.8 试比较静态 RAM 和动态 RAM。

4.9 什么叫刷新?为什么要刷新?说明刷新有几种方法。

4.10 半导体存储器芯片的译码驱动方式有几种?

4.11一个8K×8位的动态RAM芯片,其内部结构排列成256×256形式,读/写周期为0.1μs。 试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少?

4.12 画出用 1024×4 位的存储芯片组成一个容量为 64Kx8 位的存储器逻辑框图。要求将 64K 分成 4 个页面,每个页面分 16 组,共需多少片存储芯片?

4.13 设有一个64K×8位的RAM芯片,试问该芯片共有多少个基本单元电路(简称存储基元)? 欲设计一种具有上述同样多存储基元的芯片,要求对芯片字长的选择应满足地址线和数据线 的总和为最小,试确定这种芯片的地址线和数据线，并说明有几种解答。

4.25 什么是程序访问的局部性?存储系统中哪一级采用了程序访问的局部性原理?

4.26 计算机中设置 Cache 的作用是什么?能不能把 Cache 的容量扩大,最后取代主存,为什么?

4.27Cache 制作在 CPU 芯片内有什么好处?将指令 Cache 和数据 Cache 分开又有什么好处?

4.28 设主存容量为 256K 字，Cache 容量为 2K 字,块长为 4。

4.29 假设 CPU 执行某段程序时共访问 Cache 命中 4800 次，访问主存 200 次，已知 Cache 的存取周期是 30ns,主存的存取周期是 150ns，求 Cache 的命中率以及 Cache-主存系统的平 均访问时间和效率,试问该系统的性能提高了多少?

4.30 一个组相联映射的 Cache 由 64 块组成，每组内包含 4 块。主存包含 4096 块，每块由 128 字组成,访存地址为字地址。试问主存和 Cache 的地址各为几位?画出主存的地址格式。

4.31 设主存容量为 1MB，采用直接映射方式的 Cache 容量为 16KB,块长为 4,每字 32 位。试 向主存地址为 ABCDEH 的存储单元在 Cache 中的什么位置?

4.32 设某机主存容量为 4MB,Cache 容量为 16KB，每字块有 8 个字,每字 32 位,设计一个四路 组相联映射(即 Cache 每组内共有 4 个字块)的 Cache 组织。

4.33 简要说明提高访存速度可采取的措施。

4.34 反映主存和外存的速度指标有何不同?

4.38 磁盘组有 6片磁盘,最外两侧盘面可以记录,存储区域内径 22cm,外径33cm,道密度为 40 道/cm,内层密度为 400 位/cm，转速 3600r/min。

4.39 某磁盘存储器转速为 3000r/min,共有 4 个记录盘面，每毫米 5 道，每道记录信息 12288 字节,最小磁道直径为 230mm，共有 275 道，

4.40 采用定长数据块记录格式的磁盘存储器,直接寻址的最小单位是什么?寻址命令中如何 表示磁盘地址?

4.43 磁表面存储器和光盘存储器记录信息的原理有何不同?

4.44 试从存储容量、存取速度、使用寿命和应用场合方面比较磁盘、磁带和光盘存储器。

4.1 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、 Flash Memory。

主存:主存储器,用于存放正在执行的程序和数据。CPU 可以直接进行随机读写,访问速度较高。
辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。
Cache :高速缓冲存储器,介于 CPU 和主存之间,用于解决 CPU 和主存之间速度不匹配问题。
RAM :半导体随机存取存储器,主要用作计算机中的主存。
SRAM :静态半导体随机存取存储器。
DRAM :动态半导体随机存取存储器。
ROM :掩膜式半导体只读存储器。由芯片制造商在制造时写入内容,以后只能读出而不能写入。 PROM :可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。
EPROM :可擦除可编程只读存储器。允许用户写入信息，之后用某种方法擦除数据，可进行多次重写。
EEPROM :电擦写可编程只读存储器。
CDROM :只读型光盘。
Flash Memory :闪速存储器。或称快擦型存储器。

4.2 计算机中哪些部件可用于存储信息,按其速度、容量和价格/位排序说明。

计算机中寄存器、Cache、主存、硬盘可以用于存储信息。一般来说，速度越高，价格就越高；容量越大，价格就越高，而且容量越大，速度必越低。人们追求大容量、高速度、低价位的存储器，可惜这是很难达到的。寄存器通常都制作在 CPU 芯片内，寄存器中的数直接 在 CPU 内部参与运算，CPU 内可以有十几个、几十个寄存器，它们的速度最快，价位最高， 容量最小。主存用来存放将要参与运行的程序和数据，其速度与 CPU 速度差距较大，为了使它们之间速度更好地匹配，在主存与 CPU 之间插入了一种比主存速度更快、容量更小的 高速缓冲存储器 Cache，显然其价位要高于主存。
所以，按其速度、容量和价格/位排序如下：
按速度由高至低排序为：寄存器、Cache、主存、硬盘
按容量由小至大排序为：寄存器、Cache、主存、硬盘
按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。

4.3 存储器的层次结构主要体现在什么地方,为什么要分这些层次,计算机如何管理这些层次?

存储器的层次结构主要体现在 Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对 CPU 访存起加速作用,即从整体运行的效果分析, CPU 访存速度加快,接近于 Cache 的速度,而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。
综合上述两个存储层次的作用,从整个存储系统来看,就达到了速度快、容量大、位价低的优化效果。
主存与 CACHE 之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现, 即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器, 程序员可使用这个比主存实际空间(物理地址空间)大得多的虚拟地址空间(逻辑地址空间) 编程,当程序运行时,再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。 因此,这两个层次上的调度或转换操作对于程序员来说都是透明的。

4.4 说明存取周期和存取时间的区别。

存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。 即：存取周期=存取时间+恢复时间

4.5 什么是存储器的带宽?若存储器的数据总线宽度为 32 位，存取周期为 200ns，则存储器的带宽是多少?

存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽= 1/200ns ×32 位 = 160M 位/秒 = 20MB/秒 = 5M 字/秒
注意 :字长 32 位,不是 16 位。(注:1 n s = 10 - 9 s)

4.6 机字长为 32 位,存储容量是 64KB，按字编址其寻址范围是多少?若主存以字节编址,试画出主存字地址和字节地址的分配情况。

存储容量是 64KB 时,按字节编址的寻址范围就是 64K
如按字编址,其寻址范围为: 64KB/32 位=(64 * 1024* 8)/32=16*1024=16K
主存字地址和字节地址的分配情况:如图

4.7 一个容量为 16 K×32 位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?1 K×4 位,2K×8 位,4 K×4 位,16 K×1 位,4 K×8 位,8 K ×8 位

地址线和数据线的总和 = 14 + 32 = 46 根; 选择不同的芯片时,各需要的片数为:
1K×4:(16K×32) / (1K×4) = 16 ×8 = 128 片
2K×8:(16K×32) / (2K×8) = 8 ×4 = 32 片
4K×4:(16K×32) / (4K×4) = 4 ×8 = 32 片
16K×1:(16K×32)/ (16K×1) = 1 ×32 = 32 片
4K×8:(16K×32)/ (4K×8) = 4 ×4 = 16 片
8K×8:(16K×32) / (8K×8) = 2 ×4 = 8 片

4.8 试比较静态 RAM 和动态 RAM。

静态 RAM 是靠双稳态触发器来记忆信息的
动态 RAM 是靠 MOS 电路中的栅极电容来记忆信息的。
由于电容上的电荷会泄漏，需要定时给与补充，所以动态 RAM 需要设置刷新电路。但动态 RAM 比静态 RAM 集成度高、功耗低，从而成本也低，适于作大容量存储器。所以主内存通常采用动态 RAM，而高速缓冲存储器（Cache）则使用静态 RAM。
另外，内存还应用于显卡、声卡及 CMOS 等设备中，用于充当设备缓存或保存固定的程序及数据。

静态 RAM 的特点：是在不断电的条件下，其中的信息保持不变，因而不必定期刷新， 其中的信息可读可写，但断电后信息就会丢失。
1、静态 RAM 用触发器作为存储单元存放 1 和 0，存取速度快，只要不掉电即可持续保持内 容不变。
2、静态 RAM 的集成度较低，并且静态 RAM 无须考虑保持数据而设置的刷新电路，故扩展电路较简单。 动态 RAM：是绝大多数现代台式计算机的标准计算机内存，它是一种易失性存储器，需要用电压定期刷新，否则，它会丢失存储在上面的信息。

4.9 什么叫刷新?为什么要刷新?说明刷新有几种方法。

刷新:对 DRAM 定期进行的全部重写过程
刷新原因:因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充,因此安排了定期刷新操作;
常用的刷新方法有三种:集中式、分散式、异步式。
集中式:在最大刷新间隔时间内,集中安排一段时间进行刷新,存在 CPU 访存死时间。
分散式:在每个读 /写周期之后插入一个刷新周期,无 CPU 访存死时间。
异步式:是集中式和分散式的结合。

4.10 半导体存储器芯片的译码驱动方式有几种?

半导体存储器芯片的译码驱动方式有两种:线选法和重合法。
线选法:地址译码信号只选中同一个字的所有位,结构简单,费器材;
重合法:地址分行、列两部分译码,行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址,也称矩阵译码。可大大节省器材用量,是最常用的译码驱动方式。

4.11一个8K×8位的动态RAM芯片,其内部结构排列成256×256形式,读/写周期为0.1μs。 试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少?

用集中刷新方式刷新间隔为：2ms，其中刷新死时间为：256×0.1μs=25.6μs
采用分散刷新方式刷新间隔为：256×（0.1μs+0.1μs）=51.2μs
采用异步刷新方式刷新间隔为：2ms

4.12 画出用 1024×4 位的存储芯片组成一个容量为 64Kx8 位的存储器逻辑框图。要求将 64K 分成 4 个页面,每个页面分 16 组,共需多少片存储芯片?

设采用 SRAM 芯片，则： 总片数 = （64K×8 位） / （1024×4 位）= 64×2 = 128 片
本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。 首先应确定各级的容量：
页面容量 = 总容量 / 页面数 = 64K×8 / 4 = 16K×8 位，4 片 16K×8 字串联成 64K×8 位
组容量 = 页面容量 / 组数 = 16K×8 位 / 16 = 1K×8 位，16 片 1K×8 位
字串联成 16K×8 位 组内片数 = 组容量 / 片容量 = 1K×8 位 / 1K×4 位 = 2 片，两片 1K×4 位芯片位并联 1K ×8 位