EtherCAT 总线 demo 板介绍 ethercat 主站 FPGA verilog 代码

YID:215000652098268519@alisi

EtherCAT 总线 demo 板介绍
一、测试架构介绍  总线部分包括 EtherCAT 协议、Canopen 协议、1588 同步协议，全部在 FPGA 上实现，纯 Verilog 实现，无软核，时间精准。  FPGA 挂百兆网口串接伺服，布线简单。  支持驱动 1-32 轴，自动侦测。  CPU 和 FPGA 的接口，根据 CPU 的不同而不同，常用的如 FSMC 接口、GPMC 接口、PCI/PCIE 接口等等。  运动控制部分用户可以选择在 STM32、ARM、X86 等 CPU 上实现 （此部 分代码 demo 板不包含）  DEMO 板具备参数固定自动运行模式，可测试总线的通讯和驱动器侦测运行 正常。  图中 User design 部分为用户自行设计。  图中 IP include 部分为 demo 或 IP 提供的。
二、具体性能参数 1、循环周期和抖动  循环周期支持 31.25us、62.5us、125us、250us、