《数电》时序逻辑电路 第四章

一，时序逻辑电路的结构和特点。

按触发器状态变化特点
同步时序逻辑电路和异步时序逻辑电路

同步:所有触发器都受同一时钟信号控制，触发器状态变化同步
异步:并非所有触发器都受同一时钟信号控制，触发器状态变化不同步

二，触发器

基本单元电路
两不稳定状态：0状态和1状态

存储功能：只要外加信号不变，触发器状态就不会变化。

当外加信号变化，触发器状态才可能发生变化。

1 基本RC触发器

总结

1，S=0，R=0；触发器Q保持不变

2，S=0，R=1；触发器Q不管怎么样，都置为0

3，S=1，R=0；触发器Q不管怎么样，都置为1

4，S=1，R=1；触发器Q,输出不确定。得到约束RS=0；

不是Q^n+2是Q^n+1;

2 同步触发器

2.1 同步D触发器

3 主从RC触发器

时钟信号有效期间，输入信号多次变化，触发器状态也可多次变化，触发器易受这期间干扰信号影响。为进一步提高抗干扰能力，在同步触发器基础上设计出主从触发器

特点：只在时钟下降沿到来时，变化。

异步的

4 主从JK，T触发器和边缘触发器

有保持，置0，置1，反转四种功能

​​​​​​​4.5 主从JK、T触发器和边沿触发器_哔哩哔哩_bilibili

5 触发器的驱动表和状态图

6触发器转换

三，时序逻辑电路的分析

1 同步时序逻辑电路分析

2 异步时序逻辑电路分析

四，时序逻辑电路的设计

同步时序逻辑电路设计