1.课程设计目的
熟悉VerilogHDL硬件描述语言，掌握仿真软件的使用方法，熟悉并使用点阵进行电路 设计，掌握查表法设计电路的基本思想。
2.课程设计题目描述和要求：
本课程设计使用8x8的点阵，完成如下设计功能。(1)能显示Verilog的英文字母。
(2)在正常显示字母的基础上，完成滚动显示，滚动速度自定。
3.设计思想和过程：
点阵即一系列发光二极管所构成的矩形阵列，其大小不一，本设计中使用的是比较简 单的8x8点阵。对于点阵的控制其实很简单，因为就是控制发光二极管的亮灭，从而使亮 起的二极管能够显示出某些特定的字符，如把中间一行二极管点亮就显示为“一”，等等。 控制二极管的亮灭就是控制二极管的正负极，使其阳极接高电平，阴极接低电平，二极管就 能发光，而8x8点阵的64个发光二极管也是通过这种简单的方式进行亮灭显示的。8x8点 阵共有8行8列，每行每列都有一组输入信号，都是8位的控制信号，按照点阵设计的共阴 极和共阳极等特点使其行列交叉点亮起即可。对于特定字符的显示，可以自己进行设计，也 可以利用一些显示工具直接给出。如果单纯显示英文字母，本设计是很容易的，但是要滚动显示字母就需要额外添加一 些设计，因为整个字母滚动过程中的滚动情况都是设计者指定的，所以采用计数并取模的方 式完成显示信息的向左滚动。编译代码成功如下图所示：
功能仿真就是在每次时钟信号的上升沿时产生一 组输出的行列信号，需要在实际电路中才能得到最后的直观结果。该设计代码放入Quartus 中运行可得图12-10所示的电路结构图，由于该电路的面积较大，所以只截取了其中结构比 较密集的部分，并没有给出全部的电路图。
仿真波形图：
电路结构图：
5048
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
